

パルスマグネット

1. はじめに

加速器の分野でパルスマグネットというとは一般にはリングへの入出射のためのキッカーマグネットや、セプタムマグネットを指すことがほとんどであると思われる。しかし本稿ではそれらとは異なる目的のために、最近 KEK 電子陽電子入射器(以下入射器)にインストールされたパルスマグネットに関して紹介する。

一口に“パルス”といっても、その幅、すなわち時間スケールによって、原理は同じであっても、それを実現するための技術は異なることが多い。さらに“マグネット”というタイトルでは有るがパルス電源とマグネットの設計は密接に関連しており、制御も含めてシステムとしての検討が重要になってくる。そこで本稿の内容を詳細に定義するならば、「最近入射器に導入された約100台のパルスマグネットに関する、パルス電磁石、パルス電源、制御およびモニターの設計、製作、性能評価とその運用」としたい。

2. 導入の目的と経緯

2.1. 加速器の構成




Fig. 1 KEK つくばサイトにおける加速器の構成[1].

Fig. 1 に KEK つくばサイトにおける加速器の構成を示す。また比較のために Fig. 2 に J-PARC、Fig. 3 に CERN の様子を示す。J-PARC では線形加速器 (Linac)、ブースター (RCS)、メインリング (MR)がそれぞれ1つずつあり、直列

に接続されている。これは多くの加速器施設で採用されている方式であり、最も一般的と言える構成である。




Fig. 2 J-PARC における加速器の構成[2].

CERN の場合をしてみると、大小様々なリングや実験用ビームラインが接続されており、複雑ではあるが、LINAC 2 から BOOSTER、PS、SPS をへて LHC へ至る経路はやはり直列に接続されている。




Fig. 3 CERN における加速器の構成[3].

一方で KEK つくばサイトの場合はどうであろうか。線形加速器 (Injector Linac、入射器)から PF、PF-AR、SuperKEKB LER、SuperKEKB HER がそれぞれ並列に接続されている。また線形加速器の途中に Damping Ring というものが挟まっている。世界の加速器施設の中で、こういった並列接続構成をもつ施設は殆ど無い。なぜな

ら、多くの場合、コスト、施設の拡張性などの観点から、線形加速器である程度のエネルギーまで加速した後は小さめの円形加速器へビームを入射して加速したほうが有利であることが多いからである。電子加速器の場合、線形加速器部の長さは 100 m 程度、終端でのエネルギーは 1 GeV 程度というパラメータが多く施設で採用されている(例えば Spring 8 など)。

2.2. ストレージリング

一般に加速器を使った実験としては、加速した粒子を取り出して、標的に衝突させ、出てくる粒子を観測する、あるいは 2 次粒子ビームを利用する様な実験と、粒子を加速器内に蓄積したまま、ビーム同士を衝突させたり、周回する粒子から発生される放射光を利用したりする実験に分けられる。ストレージリングとは後者の実験に用いられるような円形加速器の事をさす。このストレージリングは運転形態として、粒子を入射後加速する場合としない場合がある。前者の場合、粒子を加速中あるいは加速後はそのままでは次の粒子を入射できない(エネルギーが違うため)ため、一旦ビームを捨てて 0 から入射することになり、連続的に運転することができない。一方で後者の場合、必要なエネルギーまで線形加速器で加速することになり、目的とする実験によっては非常に長い線形加速器が必要になってコストがかかる。KEK つくばサイトの 4 つのリング(PF, PF-AR, SuperKEKB LER、 SuperKEKB HER)は 2019 年現在すべて粒子を加速しないストレージリングとして運転されている。

2.3. トップアップ入射

ストレージリングへの入射サイクルと言う観点で見ると、定時入射とトップアップ入射が考えられる。ストレージリング中の粒子数、すなわち蓄積電流は、残留ガスとの散乱やビーム同士の衝突などにより時間とともに失われていく。したがって運転を継続するためには、失われた分を補充しなければならない。定時入射とはある一定時間間隔ごとにストレージリングへビームを入射する運用の事をいう。それに対してトップアップ入射とは連続的に少しずつビームを継ぎ足すような入射方法の事をいう。

それぞれの場合のストレージリング内(ここでは SuperKEKB HER と LER)の蓄積電流の時間




Fig. 4 定時入射時(上)とトップアップ入射時(下)の蓄積電流とルミノシティー[4]。

変化を Fig. 4 に示す。この例では、上の図が定時入射時、下の図がトップアップ入射時の様子を表しており、リング内のビーム電流とルミノシティのトレンドがそれぞれ示されている。多くの実験において、ストレージリング内の蓄積電流は一定であったほうが、実験条件が揃うので望ましい。しかし運転を継続しながら継ぎ足し入射するには入射方法を工夫する必要があり、難易度は上がる。KEK つくばサイトの4つのリング(PF, PF-AR, SuperKEKB LER, SuperKEKB HER)は現在すべてトップアップ入射モードで運転されている。

2.4. ビーム寿命と入射頻度

入射器側から見た場合、トップアップ入射を実現するに当たり重要なパラメータは入射頻度といえる。仮にリングビーム寿命が十分長いとすると、リング内のビーム電流はなかなか減らないから、入射間隔は長く取ることができる。各リングごとに入射条件は異なるが、十分時間があれば、全ての機器の設定を変更しながら1つのリングずつ順番に入射を行えばよい。こういったパラメータの変更に関して現状では数十秒から1分程度で行うことは可能である。では実際のビーム寿命はどの程度あるか。PF、PF-AR に関しては10から20時間程度である(ただしPFは運転モードによってはもっと短い場合もある)。一方でSuperKEKB LER, SuperKEKB HER に関しては、最終的には6分が見込まれている(リングの運転状態によるため、現在はLERで40分程度であるが、今後衝突実験のためにビームを絞っていくと、だんだん寿命が短くなると考えられている)。仮にPF、PF-AR, SuperKEKB LER, SuperKEKB HER と1分ごとに切り替えて入射するとすると、1周回ってきたときには、切り替えだけで4分後なので、SuperKEKB リング内の電流は半分ぐらいになってしまう。一方パルスごとに入射先を変えられるとすれば、入射器の繰り返し周波数は50 Hz なので、4リング順番に入れたとしても80 ms 後には再度入射することができる。

2.5. 低エミッタンスと高バンチチャージ

PF, PF-AR では0.3 nC のバンチチャージ(1回の入射あたりの電荷量ただしシングルバンチの場合)が、SuperKEKB LER, SuperKEKB HER では4 nC のバンチチャージが要求されている。つまり入射先によって異なるバンチチャージが

要求されており、入射器側で行き先ごとに調整する必要がある。また SuperKEKB 向けの4 nC というバンチチャージは、一般に高バンチチャージと言われている。バンチチャージが大きくなると、ビームローディングによる影響やウェークフィールドによるエミッタンスの悪化が懸念される。一方で SuperKEKB リングは設計上、低エミッタンスビームの入射を要求している(入射ビームのエミッタンスが小さくないと、リングへビームが入らない)。つまり高バンチチャージでありながら、エミッタンスは低く保つ必要があり、入射器にとっては厳しい要求となっている。

4つのリングに関して、バンチチャージ、エミッタンスに関する要求値を Table 1 に他のパラメータとともにまとめた。

Table 1 各リングの入射パラメータとリング内でのビーム寿命の要求値。

	PF	PF-AR	LER	HER
E (GeV)	2.5	6.5 / 5	4	7
C (nC)	0.3	0.3	4	4
ϵ_h (μm)			100	40
ϵ_v (μm)			15	20
$\Delta E/E$			0.16 %	0.07 %
life	10 - 20 hours	10 - 20 hours	6 min	6 min

2.6. KEK 電子陽電子入射器の特徴

これまでの内容を入射器側の観点からまとめると、以下ようになる。

- 入射器は4つのリングに並列に接続されている。
- 4つのリングはストレージリングであり、入射後ビームを加速しない。したがってそれぞれのリングの要求に合わせたエネルギーのビームを入射する必要がある。
- 4つのリングはトップアップ入射モードで入射する必要がある。
- SuperKEKB リングは最終的には非常に短いビーム寿命が予想されており、分程度の切り替え入射ではビーム電流を維持できないと考えられている。




Fig. 5 KEK 電子陽電子入射器の構成。

- 4つのリングに入射する際のバンチチャージはリングによって要求値が異なるため、入射先によって入射器側で調整する必要がある。
- SuperKEKB LER、SuperKEKB HERは高バンチチャージかつ低エミッタンスビームの入射を要求している。

すなわち、エネルギー、電荷等すべての条件を入射器側で調整して、要求に応じていつでも(20 msごとに)任意のリングにビームを入射できるような状態を実現する必要がある。加えてSuperKEKBリング用には高バンチチャージかつ低エミッタンスという難易度の高いビームを用意する必要がある。このような複雑な運転を行っている線形加速器は極めて稀といえる。

2.7. パルスマグネットの導入

前節のまとめから、入射先ごとに、異なるエネルギーのビームを 20 ms ごとに切り替えて入射する必要があることがわかった。エネルギーが異なるということは、ビームを偏向、収束するために必要となる磁場の強さも異なるということの意味する。通常の DC マグネットと DC 電源では設定を 20 ms ごとに変更するようにはできていない。したがってパルスマグネットを導入して、これを実現することとした。しかしながらパルスマグネットは DC マグネットと比較して、技術的な難易度は高く、費用もかかることが見込まれるため、可能な限り DC で良いところは DC のままとしたい。そこで運転方法を工夫することにより、パルス化する部分を主に入射器後半の約 40%程度にすることとした。Fig. 5 に入射器の構成を示す。電子銃は Sector A 上流にあり、ビームは Sector A と Sector B で加速された後、J-arc で 180 度向きを変える。その後 Sector C、Sector 1-5 で加速されていく。途中 Sector 1 の中盤に陽電

子生成ターゲットが設置されており、Sector 2 と Sector 3 の間に陽電子用の Damping ring がある。




Fig. 6 各入射先ごとのビームエネルギー様子。

Fig. 6 はビームエネルギーをビームラインに沿って入射先ごとにプロットしたものである。この図は

- Sector 1 途中の陽電子生成ターゲットまでは入射先によらず、ビームのエネルギーは一定になっている。
- PF 向けの 2.5 GeV ビームは Sector 3 から減速することによって実現する
- PF-AR 向けの 6.5 GeV ビームは Sector 5 の一部で加速しないことによって実現する

ということを示している。図からわかるようにビームのエネルギーが入射先ごとに変わるのは Sector 3 - Sector 5 の区間である。したがってこの区間にパルスマグネットを導入することとし、残りの区間は DC マグネットのままで運転することとした。なお、Sector 1 後半、Sector 2 において、陽電子ビームのエネルギーが他と大きく異なるが、ここは DC マグネットでの運用になっている。理想を言えば、この区間もパルスマグネットにすることが望ましいが、実用上は DC マグネットであっても問題はない。この区間の陽電子ビームのエネルギーはとても低いため、そのエネルギーのビームに最適化した磁場は弱く、他の行き先

向け電子ビームに与える影響が小さいためである。

3. パルスマグネットの電磁気学




Fig. 7 計算例に用いるダイポールマグネットの断面図(左)、鳥瞰図(右)[5]。

具体的なシステムへ進む前に、パルスマグネットの設計に必要な電磁気学について説明する。電磁石および電源を考える上で最も基本となる式を(3-1)に示す。

$$V = L \frac{dI}{dt} + RI \quad (3-1)$$

ここで L は磁石のインダクタンス。 R はコイルの巻線抵抗を表す。この式はパルス、DC にかかわらず一般に成り立つ式である。パルスマグネットを考えるさいに重要なのは右辺第 1 項である。インダクタンス L とマグネット蓄えられるエネルギー U 、磁束密度 B 、磁場 H の間には

$$U = \frac{1}{2} LI^2 = \frac{1}{2} \int BHdv \quad (3-2)$$

の関係がある。ここで右辺の積分は体積積分を表す。一般に L や U を正確に求めることは難しく、CST studio などのシミュレーションソフトを用いて設計を行う場合が多い。ここでは Fig. 7 で示したダイポールマグネットを例に、各パラメータがどのような依存関係になっているか理解することを目的として、大胆な近似を行いながら計算を試みることにする。式の導出も含めた詳細に興味がある方は[5]を参考にされたい。

まず考える領域をヨーク、コイル、ギャップの 3 つに分けて総エネルギーはそれぞれのエネルギーの和として

$$U = U_{yoke} + U_{coil} + U_{gap} \quad (3-3)$$

とあらわす。

ヨークおよびギャップの中では磁束密度、磁場はそれぞれ大きく変わらずほぼ一定値だと仮定しそれぞれの項を計算すると

$$U_{yoke} = \frac{1}{2} \int BHdv = \frac{B^2}{2\mu\mu_0} v_{yoke} \quad (3-4)$$

$$U_{gap} = \frac{1}{2} \int BHdv = \frac{B^2}{2\mu_0} v_{gap} \quad (3-5)$$

ここで v は体積を表す。コイルに蓄えられるエネルギーの導出はやや複雑なので、結果だけ示すと

$$U_{coil} = \frac{1}{2} \int BHdv = \frac{B^2}{6\mu_0} v_{coil} \quad (3-6)$$

(3-4)と(3-5)を比較する。体積に関してはヨークのほうがギャップより数倍大きい場合が一般的である。一方分母の透磁率 μ は電磁石に用いられる鉄の場合数千から数万程度の値になるため $U_{gap} \gg U_{yoke}$ となる。次に(3-5)と(3-6)の比較だが、パルスマグネットの場合、コイルの巻数は DC マグネットに比べてかなり少なく取るため、 v_{gap} は小さな値になることが多い。いまは簡単のために $v_{gap} \gg v_{coil}$ とすることにしよう。これらの結果から(3-3)は、

$$U \approx U_{gap} = \frac{B^2}{2\mu_0} v_{gap} \quad (3-7)$$

つまり、磁場によるエネルギーの大部分はギャップのところに蓄えられる。

ここで Fig. 7 よりギャップの体積 v_{gap} は

$$v_{gap} = lwd \quad (3-8)$$

またギャップの磁束密度 B はコイルの電流 I 、コイルの巻数 n 、ギャップの幅 d との間に

$$B = \mu_0 \frac{nI}{d} \quad (3-9)$$

の関係がある。

これらの準備に加えて、コイルに流す電流は最大値 I_0 まで一定の変化率 $I_0/\Delta t$ で流すように電源で制御し、(3-1)第 2 項は第 1 項に比べて十分小さいとすると、(3-1)は

$$V \approx L \frac{dI}{dt} = L \frac{I_0}{\Delta t} \quad (3-10)$$

L に(3-2)を代入すると

$$V \approx \frac{2U I_0}{I_0^2 \Delta t} = \frac{2U}{I_0 \Delta t} \quad (3-11)$$

U に(3-7)を、 v_{gap} に(3-8)を代入すると

$$V \approx \frac{2}{I_0 \Delta t} \frac{B^2}{2\mu_0} v_{gap} = \frac{B^2}{I_0 \Delta t \mu_0} lwd \quad (3-12)$$

I_0 に(3-9)を代入すると

$$V \approx \frac{B^2}{\frac{Bd}{n\mu_0} \Delta t \mu_0} lwd = \frac{Blnw}{\Delta t} \quad (3-13)$$

となる。

また(3-2)、(3-7)、(3-8)、(3-9)からインダクタンスは

$$L = \frac{2U}{I^2} = \frac{2}{I^2} \frac{B^2}{2\mu_0} lwd \quad (3-14)$$

$$= \frac{lwd}{\mu_0 I^2} \frac{\mu_0^2 n^2 I^2}{d^2} \quad (3-15)$$

$$= \mu_0 n^2 \frac{lw}{d} \quad (3-16)$$

ビームの偏向量は磁束密度 B と有効長 $l_{eff} \approx l$ の積によって決まり、これはビーム軌道のデザインから要請される量となる。またギャップの幅 w はビームが当たらない程度のサイズが必要なので、ビームサイズ及び偏向量から下限値がほぼ決まる。 Δt は繰り返しとの兼ね合いで決まり、例えば 50 Hz の繰り返し運転を想定する場合、上げ下げで均等だと仮定すれば上限値は 10ms ということになる。(3-16)の中で制約が最も緩いのはコイルの巻数 n であるが、(3-9)の関係式があるため、磁束密度 B を一定に保ったまま巻数を減らすとすると、その分電流 I を増やす必要がある。これらの関係を考慮して、電源の電流電圧仕様と、コイルの巻数のバランスを取ることがパルスマグネット設計の要点となる。

4. KEK 電子陽電子入射器で運用されているパルスマグネットシステム

4.1. 概要と要求仕様

第2章で説明したとおり、入射器後半 sector 3 から sector 5 のマグネットをパルス化することが主目標となるが、Table 2 に示したとおりその他の箇所についてもビームチューニングの必要に応じてパルスマグネットを導入した。全体では 2+1 台のパルスベンド(1台のパルスベンドマグネットは今回のシステムとは独立で仕様や制御が大きく異なる)、32 台のパルス Q、60 台のパルスステアリングが現在運転に使われている。今後も

必要に応じて既存の DC マグネットをパルスマグネットに置き換えていく可能性はある。

Table 2 入射器で運転に使用しているパルスマグネットの台数。

sector	Bend	Quad	Steering
A	2	4	4
B	0	0	0
Jarc	0	0	8
C	0	0	0
1	0	2	14
2	0	0	8
D	0	2	2
3	0	8	8
4	0	8	8
5	1*1	8	8
total	2+1	32	60

具体的なシステムを検討するにあたっては、電磁気学的要請に加えて以下のような様々な要求が出てくる。

- コスト
- 設置スペース
- 電力効率
- 電源の安定性と信頼性
- リモート制御
- 既存の制御システムとの統合
- 既存のタイミングシステムとの統合

今回のシステムに関して、コストは最優先といってもいい項目である。キッカーマグネットやセプタムマグネットのように、1台もしくは数台規模であれば、1ユニットあたりにかけられるコストはある程度大きくなるが、先に示したとおり、今回は約 100 台の導入である。1ユニットあたりのコストは極力抑える必要がある。設置スペースに関しても同様で、これまで DC 電源、DC マグネットが置かれていたスペースに設置可能なサイズであることが求められる。加えてできることならば 1 次側電力も既存のまま、増設工事をせずにまかないたい。電源の安定性、信頼性についてもこれまでの DC 電源と遜色ない値を目指し、故

障による運転への影響を最小限にすることが求められる。

これらの要求を満たすために消費電力が大きくなることを見込まれるパルスベンド、パルス Q 用の電源に関しては、マグネットに溜まったエネルギーを回収し再利用するエネルギー回収型の電源を開発することとした。これにより電力効率を高め DC 電源よりも消費電力を抑える。また電力効率の向上により、電源内での発熱が抑えられるため、冷却に必要なスペースが減り、電源の小型化も可能となる。

もう一つ重要かつ DC マグネットとは大きく異なる点は、電源の制御に関連する項目である。加速器の運転では言うまでもなく、リモート制御が基本になっている。したがって新しいシステムもネットワークを介したリモートでの運用に対応している必要がある。また入射器では制御ソフトのインフラとして EPICS を全面的に採用している。したがって新システムの制御は EPICS に対応している必要がある。さらに最も重要かつ難易度が高いのが、既存のタイミングシステムとの統合である。DC であればタイミングを気にする必要はないが、パルスの場合、ビームのタイミングに合わせてマグネットを励磁する必要がある。今回はタイミングシステムの制約などから、ビームが実際にやってくる 3 ms 前にパルスマグネットの電源を動かすためのトリガー信号が配信されることになった。入射器では Micro Research Finland 社[6]の Event timing system を採用しており、新システムはこれに対応している必要がある。

キッカーマグネットやセプタムマグネット等のパルス電源の制御は多くの場合トリガーを送るか送らないかによる ON/OFF 制御である。しかし今回はそれでは不十分である。例えばあるマグネットは PF へビームを送る場合は 10 A、SuperKEKB LER の場合は 20 A といったようにパルスごとに設定値を変える必要がある。つまり電源側は 20 ms ごとに次にどこへ入射するか情報を受け取って判断し、正しい設定値を出力する必要がある。実際には入射器ではテストモー

ドも含めて 12 のビームモードが定義されており、event generator から光ファイバーを使ってタイミング情報とともにモード情報が送られてくる。更に各パルスをタグ付けするための shot ID と呼ばれる番号やその他の情報も event timing system の data buffer という仕組みを使って送られてくる。電源側はこれらの情報を受けとって解釈できる機能を有している必要がある。

4.2. システム構成

Fig. 8 に全体のシステム構成の模式図、Fig. 9 に置き換え前の DC マグネット (左上)、置き換え後のパルスマグネット(左下)、電源及び制御系(右)の写真を示す。マグネットは DC のときは triplet であったが、パルス化後は doublet とし、間にステアリングを挟んだ構成になっている。電源は 3 連の 19 インチラック 1 セットで 1 つのユニットを構成しており、4 台のパルス Q と 4 台のパルスステアリングを制御することができる。左 2 列のラックは上から DC 電源、パルスドライバー、インターロックシステムの順番で設置されている。右列はネットワークスイッチ、PXI express クレート、制御用 PC 及び分電盤が設置されている。個々の機器の詳細に関しては次節以降で詳しく見ていくこととする。




Fig. 8 パルスマグネットシステムの構成を表す模式図。




Fig. 9 置き換え前の DC マグネット(左上)、置き換え後のパルスマグネット(左下)、電源及び制御系(右)。

4.3. マグネット

パルスマグネットと DC マグネットの製作上の大きな違いはヨークの材料にある。どちらも材質は Fe 系の磁性材料である場合がほとんどではあるが、DC マグネットでは鉄の固まりを削って所望の形にするのが一般的である。一方パルスマグネットではヨークに流れる渦電流の影響を抑えるために、薄い鉄板を所望の断面形状になるよう型で打ち抜いて重ね合わせて作る(レーザー加工等で切り抜く場合もある)。鉄板は重ねたときに隣の板に電流が流れないように絶縁皮膜を設ける(ラミネート加工)。

Fig. 10 に実際のパルスマグネット拡大写真を示す。この製法はトランスやモーターなどでも見られる一般的な方法である。またブロック材を削って作るよりも、生産性が良いので、同じマグネットをたくさん作る場合は DC マグネットであってもこの方法で製作する場合もある。実際入射器では約 100 台程度この方法で作られた DC マグネットが使用されている。




Fig. 10 パルスマグネットの外観 (左)、と積層構造がわかる拡大図(右)。

入射器で使用されている、各パルスマグネットの外観を Fig. 11 から Fig. 13 に仕様を Table 3、Table 4 に示す。個々のマグネットの設計の詳細についてはデザインレポートを参照されたい。




Fig. 11 パルスマグネットの外観 1。




Fig. 12 パルスマグネットの外観 2。




Fig. 13 パルスマグネットの外観 3。

Table 3 パルスベンド及びパルス Q マグネットの仕様。

parameter	unit	Type_AT_J	Type_A1_M	Type_32_4
type		Bend	Quad	Quad
Bore diameter	mm	-	39	20
Pole gap	mm	20	-	-
Pole width	mm	40	60	40
Pole length	mm	154.9	100	200
Coil wire dimension		2×6×2 pair	2×9×4 pair	2×14×2 pair
Coil wire cross section	mm ²	24	72	56
Turn / coil		18	10	8
Max. current	A	300	330	330
Max. field strength	T	0.67	-	-
Max. field gradient	T/m	-	20	60
Resistance @ 50 □	mΩ	16	5.4	8.0
Inductance @ 1 kHz	mH	1.0	0.8	1.0
Cooling		Air	Air	Air
Installed num.		2	4	28

Table 4 パルスステアリングマグネットの仕様。

parameter	unit	Type_R0_0	Type_12_2	Type_13_2	Type_A1_M	Type_16_5	Type_17_2	Type_32_4
Type		ST	ST	ST	ST	ST	ST	ST
pole gap	mm	44	35	35	39	72	39	20
Pole width	mm	70	80	150	80	140	80	60
Pole length	mm	100	150	150	50	150	80	80
Coil wire dimension		1×4	2×5	1×6	1×5	2×5	1×5	1×5
Coil wire cross section	mm ²	4	10	5.8	5	10	5	5
Turn / coil		123	108	100	36	26	36	36
Max. current	A	10	10	10	10	10	10	10
Max. field strength	mT	70.1	77	71		9.0	22.8	44.3
Resistance @ 50 □	mΩ	0.6 ^{*1}	0.25 ^{*2}	0.53	0.12	0.075 ^{*3}	0.133	0.12
Inductance @ 1 kHz	mH	30.0	38	57	2.0	2.4	2.6	2.9
cooling		Air	Air	Air	Air	Air	Air	Air
Installed num.		8	7	5	4	2	8	26

*1 45 °Cでの値

*2 25 °Cでの値

*3 35 °Cでの値

4.4. 電源

4.4.1. パルスベンド及びパルス Q 用電源

パルスベンドとパルス Q は同じ電源を使用している。電源の基本構成は Fig. 8 で DC power supply と示されている DC 電源 (kikusui PWX シリーズ) で pulse driver 内のコンデンサーを充電し、制御電圧に合わせてパルスドライバー内の IGBT が出力電流を制御する形となっている。またマグネットに蓄えられたエネルギーをコンデンサーに回収し次回以降に再利用することが本電源の特徴となっている。

Fig. 14 に電源 (pulse driver) の外観、Table 5 に設計パラメータ、Fig. 15 に動作原理を表した図を示す。




Fig. 14 パルスベンド及びパルス Q 用電源の外観。Fig. 8 で pulse driver と表示されている部分に対応する。

Table 5 パルスベンド及びパルス Q 用電源の仕様。

Parameter	value
Max. current	330 A
Max. voltage	230 V
stability	0.1%
cooling	Water cooled
repetition	50 Hz

トリガー信号が入ると IGBT1 と IGBT2 が両方 ON になり高圧側コンデンサー C_{HV} と低圧側コンデンサー C_{LV} から負荷に電流が流れ込む。既定値まで電流が達すると IGBT1 が off になり、IGBT2 が電流を一定に保つよう動作する。この




Fig. 15 パルスベンド及びパルス Q 用電源の動作原理を示す回路図 (左列) と出力電流波形 (右列)。

とき IGBT2 は完全には ON しておらず、ゲート電圧によってドレイン電流が制御できる領域で運転する。実際には出力電流のモニター値と出力電流設定値が等しくなるようゲート電圧がフィードバック制御される。ビーム通過後は IGBT1、IGBT2 とともに off となり、ダイオードを通してコイルに蓄えられたエネルギーがコンデンサーへ回収される。

4.4.2. パルスステアリング用電源

パルスステアリング用電源はパワーオペアンプを用いたバイポーラリニア電源方式を採用した。ステアリングの消費電力は Q に比べて小さいため、エネルギー回収は行っていない。Fig. 16 に電源の外観、Table 6 に設計パラメータ、Fig. 17 に簡略化した回路図をそれぞれ示す。




Fig. 16 パルスステアリング用電源の外観。
Fig. 8 で pulse driver と表示されている部分に対応する。

Table 6 パルスステアリング用電源の仕様。

Parameter	Value
Max. current	±10 A
Max. voltage	±40 V
Stability	0.01%
Cooling	Forced Air cooled
Repetition	50 Hz

この電源は入力電圧に出力電流が比例するように動作する。以下に回路の動作見ていくことにしよう。

Fig. 17 で R_1 を流れる電流 I_1 は

$$I_1 = \frac{V_2 - V_{set}}{R_1} \quad (4-1)$$

オペアンプの入力に電流は流れ込まないので、この電流は R_2 を通って V_4 まで流れる。

$$I_1 = \frac{V_4 - V_2}{R_2} \quad (4-2)$$

一方 V_3 と V_2 の関係は、

$$V_2 = \frac{R_4}{R_3 + R_4} V_3 \quad (4-3)$$

(4-1)と(4-2)から I_1 を消去すると

$$V_2 = \frac{R_1 V_4 + R_2 V_{set}}{R_1 + R_2} \quad (4-4)$$

(4-3)と(4-4)から V_2 を消去すると




Fig. 17 パルスステアリング用電源の動作原理を示す回路図。

$$\frac{R_1 + R_2}{R_3 + R_4} R_4 V_3 - R_1 V_4 = R_2 V_{set} \quad (4-5)$$

ここで $R_1 = R_2 = R_3 = R_4 = R$ と同じ値の抵抗を使うとすると

$$V_3 - V_4 = V_{set} \quad (4-6)$$

R_5 の両端には設定電圧 V_{set} が現れる。したがって、

$$I_2 = \frac{V_{set}}{R_5} \quad (4-7)$$

負荷に流れる電流 I_L は

$$I_L = I_1 + I_2 = \frac{V_2 - V_{set}}{R} + \frac{V_{set}}{R_5} \quad (4-8)$$

となる。

ここで例えば $V_{set} = 10 \text{ V}$ のとき $I_2 = 10 \text{ A}$ になるようにしたいとすると $R_5 = 1 \Omega$ 。このとき V_4 が設計最大値の 40 V だったとすると、 R_5 の電圧降下 $R_5 \times I_2 = 1 \Omega \times 10 \text{ A} = 10 \text{ V}$ を考慮して、 $V_3 = 30 \text{ V}$ 。 $R_3 = R_4$ としたので $V_2 = 15 \text{ V}$ となる。したがって(4-8)右辺第1項の分子は 5 V となる。これは第2項の分子 V_{set} が 10 V であつと事を思い出すと大体同じ大きさの値ということになる。ここで R の値は任意に選べるので R_5 に比べて十分大きな値を取ることにする。(4-8)右辺第1項と第2項の大きさの比は $R_5 : R$ 程度になるが、今 $R \gg R_5$ としたので、(4-8)第1項は第2項に比べて小さく無視できるとすると、結局負荷に流れる電流 I_L は

$$I_L = \frac{V_{set}}{R_5} \quad (4-9)$$

となって設定電圧 V_{set} に比例する。

4.5. 制御

これまで入射器のマグネットは PLC を用いたアナログ制御で行われてきた。各 DC 電源には 0 - 10 V の制御電圧入力とモニター電圧出力が用意されており、これらを PLC の DAC と ADC にそれぞれ接続することによって、電源の制御とモニターを行う。DC 電源なので、タイミングを同期する機構はない。また event timing system で送られてくるモード等の情報を利用することもできない。マグネット以外の機器に目を向けてみると、入射器で event timing system と合わせて運用されてきたものに BPM がある。BPM は VME バスを利用した専用の測定モジュールを開発している。また VME 用 event receiver (EVR、event timing system で送られてくる信号を受け取り処理するモジュール)が市販されており、運用されている。具体的には 1 つの VME クレー트에 CPU ボードと EVR ボードが 1 枚ずつ、BPM 計測ボードが複数枚挿入されて 1 ユニットとして運用されている。しかし VME はバス規格としてはかなり古く性能も限定的であり、これからのシステムに採用するのはあまり良い選択ではない。特に電流波形をモニターする場合、大量のデータを処理する必要があり性能が不足する。具体的に見積もって見ると 1 unit 8ch で繰り返し 50Hz、サンプリングスピードは 1 MHz、分解能 16bit で 10ms ずつ波形データを取るとすると、

$8 \text{ ch} \times 50 \text{ Hz} \times 1 \text{ MHz} \times 10 \text{ ms} \times 16 \text{ bit} = 64 \text{ Mbps}$ となる。これは VME のバス規格の最大値よりは小さい値では有るが、実際はモニター以外にも様々処理が必要になり、CPU パワーが不足する事態が想定される。

そこでパルスマグネット用の制御システムとして、今回は性能、将来性、入手性、拡張性、汎用性などの観点から PXI / PXI express バスを採用することとした。具体的な選定ポイントとしては

- PXI 規格の EVR が市販されている
- 必要なスペックの ADC, DAC ボードの入手性が良い

- この 15 年の規格の発展から今後も継続して開発が行われると期待される。
 - 現時点でも十分なバス速度を発揮できる。
- PXI / PXI express は National Instruments、Keysight technologies といった大手メーカーから製品が発売されており、汎用モジュールの入手性が良いことに加え、将来の長期間に渡る存続が期待できる。実際最初の規格が発表されてから継続的に開発が進められている。特に PXI / PXI express は cPCI / cPCI express の拡張規格であり、それらはまた PCI / PCI express の拡張である。これまでの振り返ると PCI / PCI express の





Fig. 18 制御用 PXI express システムの構成 (上)と実際の様子 (下)。

発展に合わせてそれぞれの規格も発展してきた。そのため汎用バス規格として PC に PCI / PCI express が残る限り、今後も開発が継続されるものと期待している。また CPU に関しては今回組み込みコントローラを使わず、汎用 PC を外部に設置する形とした。一般に ADC や DAC のモジュール類に比べて CPU 部の進化は早い、本システムは最低でも今後 10 年は利用されると考えられるが、10 年後の CPU 性能は今よりも大幅に向上していることが考えられる。将来より複雑な処理を行いたくなった場合、CPU 部のみをアップグレードして最小限のコストで大きなパフォーマンス向上ができるような構成を目指した。

Fig. 18 に PXI express ユニット周辺の構成図を示す。一つのユニットには ADC (NI PXIe-6356、8 ch、16 bit、1 Msps) と DAC (NI PXI-6733、8ch、16 bit、1 Msps) がそれぞれ 1 枚ずつあり、8 台の電源をカバーする。Event timing system との接続には PXI 規格の EVR (MRF PXI-EVR-230) が 1 枚使用されている。シャーシは NI PXIe-1082 を用いており、バックプレーの通信速度は最大で 8 GB/s となっている。CPU 部は外置きの Windows PC (Windows 8.1) が担い、通信には最大速度 4 GB/s、PCI express Gen2 x8 接続の NI PXIe-8381 を用いている。後で詳細を述べるが、Windows PC が EPICS CA サーバーの役割を果たしており、ネットワークとの接続ゲートウェイとなっている。

本システムの特徴として、市販のモジュールのみを用いた構成とし、電源の制御に関する複雑な処理は、Windows PC 上のソフトウェアで行っている。そのため機能の追加はソフトの書き換えのみで可能であり、各ハードウェアも市販品のため、マニュアルやサポート体制が充実している。すなわち開発担当者でなくても、容易にシステムを理解し変更やアップグレードが可能である。Windows PC の信頼性や処理能力を懸念する声もあるが、今回は制御部、パワー回路部など全てを所内開発とし、全体のバランスと役割を適切に分担することにより、実用上問題のない性能に仕上がっている。FPGA や専用ハードを用いたシステ

ムと比べると確かに一部の性能では太刀打ちできない部分が出てくるとは思うが、その分開発の間口が広がるなどのメリットもある。本システムは近年の主流となっている方式とはかなり趣が異なるものであると思われるが、こういった別解も導入規模や開発労力の観点からは選択肢としてありえるということを示したいと考えている。

4.6. インターロックとモニター

DC マグネットのインターロックはそれぞれの電源内でハードウェア的に行われてきた。マグネットの温度スイッチと冷却水の流量スイッチを電源の外部インターロック入力端子に接続し、電源内の回路で条件判断する。ステータスは外部に読み出し可能で、PLC のデジタル入力を使って電源ステータスを監視している。パルスマグネット用の新システムを考えるに当たり、現行システムへの改善点として以下の点を検討した。

- センサーの増減に柔軟に対応するための拡張性
- EPICS との接続性

電源へダイレクトに外部信号を配線する場合、電源側で用意されている数を超えてセンサーをつなげる事ができない。また一つのセンサーで一つの電源としか接続できないのも不便な場合もある。EPICS との接続という観点については、現行ではラダープログラムで動いている PLC から情報を読み取って EPICS 変数へ格納しネットワークへ流す役割をする計算機を別途用意して運用している。PLC のような組み込みコントローラ自身が EPICS の機能を備えているのが理想的で、現状はやや無駄が多い仕組みと言える。

そこで今回は National Instruments 社の compactRIO システム採用し、マトリックスマスクを用いた設定ソフトを開発することによって、柔軟かつ堅牢なシステムを目指した。compactRIO は ADC、DAC、DIO といった一般的な PLC と同等な機能を利用できることに加え、real-time Linux が搭載された部分と FPGA が搭載された部分が協調して動作するようになっており、より信頼性が高く柔軟な機能を実現でき

る。具体的には real-time Linux 上で EPICS の機能を走らせることにより、compactRIO 自体が CA server として自立して振る舞う事ができる。またインターロックのロジックは FPGA 部に任せる事により、仮に real-time OS 部が何らかのトラブルでハングアップした場合でも、インターロック動作自体は継続して機能させる事ができる。




Fig. 19 compactRIO を用いたインターロックシステムの構成図。

Fig. 19 にインターロックシステムのハードウェア構成を Fig. 20 に実際の様子を示す。1 ユニットは 2 台のパルス Q と 2 台のパルスステアリング電源に対応する。アナログセンサは 32ch 16bit ADC の NI 9205 で、デジタルセンサは 32ch DIO の IN 9403 で読み取り、ロジック判断の上、接点ユニット NI 9482 から DC 電源 (Fig. 8 の DC power supply) の外部インターロック接点へ信号を送る。

アナログセンサ入力に対しては、外部から各 ch ごとに、スケールパラメータである gain と offset、アベレージング回数、上下のしきい値といった値を FPGA 部へパラメータとして渡すこと

ができ、センサ値が指定範囲内に有るかを判断する。

これら多数のセンサをどの電源のインターロックロジックに使うかを一括して効率よく設定するために、Fig. 21 に示したような設定ソフトを開発した。左側にアナログセンサ、右側にデジタルセンサの設定があり、1 入力あたり 1 行に対応している。8ch ある各出力はマスクが ON の ch のセンサの AND をとることによりロジック判断を行う。これにより 1 つのセンサ入力を複数で利用するといった運用が柔軟に行える。



Fig. 20 compactRIO を用いたインターロックシステムの外観。

main		debug																						
ch	data	offset	factor	ave_sample	low	high	AIOK	AIW0	AIW1	AIW2	AIW3	AIW4	AIW5	AIW6	AIW7	DI0K	DIW0	DIW1	DIW2	DIW3	DIW4	DIW5	DIW6	DIW7
CH0	PF_32_4:TEMP:IGBT1	27.0732	0	10	10	20	40																	
CH1	PF_32_4:TEMP:IGBT2	27.2836	0	10	10	20	40																	
CH2	PF_32_4:TEMP:HEATSINK	28.4425	0	10	10	20	40																	
CH3	PF_32_4:TEMP:C_HV1	25.4209	0	10	10	20	40																	
CH4	PF_32_4:TEMP:C_HV2	25.5959	0	10	10	20	40																	
CH5	PF_32_4:TEMP:C_LV	25.148	0	10	10	20	40																	
CH6	PF_32_4:TEMP:CASE	25.4398	0	10	10	20	40																	
CH7	PF_32_4:TEMP:RSV	1.4702	0	10	10	20	40																	
CH8	PF_32_4:VOLT:C_HV	-1.99772	0	100	10	-10	300																	
CH9	PF_32_4:VOLT:C_LV	-0.249063	0	10	10	-1	30																	
CH10	PF_32_4:FLOW:WATER	5.32515	0	1	10	3	10																	
CH11	PF_32_4:TEMP:WATER	28.0805	0	10	10	20	40																	
CH12	PD_32_4:FLOW:WATER	5.32936	0	1	10	3	10																	
CH13	PD_32_4:TEMP:WATER	30.3013	0	10	10	20	40																	
CH14	PXY_32_4:FLOW:WATER	0.0665433	0	1	10	3	10																	
CH15	PXY_32_4:TEMP:WATER	30.5673	0	10	10	20	40																	
CH16	PD_32_4:TEMP:IGBT1	27.8223	0	10	10	20	40																	
CH17	PD_32_4:TEMP:IGBT2	27.7168	0	10	10	20	40																	
CH18	PD_32_4:TEMP:HEATSINK	28.9295	0	10	10	20	40																	
CH19	PD_32_4:TEMP:C_HV1	25.9291	0	10	10	20	40																	
CH20	PD_32_4:TEMP:C_HV2	25.4321	0	10	10	20	40																	
CH21	PD_32_4:TEMP:C_LV	25.1294	0	10	10	20	40																	
CH22	PD_32_4:TEMP:CASE	25.9465	0	10	10	20	40																	
CH23	PD_32_4:TEMP:RSV	1.27654	0	10	10	20	40																	
CH24	PD_32_4:VOLT:C_HV	-1.65473	0	100	10	-10	300																	
CH25	PD_32_4:VOLT:C_LV	-0.205902	0	10	10	-1	30																	
CH26	PY_32_4:TEMP:HEATSINK1	27.5187	0	10	10	20	40																	
CH27	PY_32_4:TEMP:OPAMP	27.4462	0	10	10	20	40																	
CH28	PY_32_4:TEMP:HEATSINK2	27.2295	0	10	10	20	40																	
CH29	PX_32_4:TEMP:HEATSINK1	26.8254	0	10	10	20	40																	
CH30	PX_32_4:TEMP:OPAMP	27.0399	0	10	10	20	40																	
CH31	PX_32_4:TEMP:HEATSINK2	27.6726	0	10	10	20	40																	

Fig. 21 インターロック設定用パネル。左列から、ch、アナログセンサーPV名、アナログ測定値、offset、gain、アベレージ回数、下限値、上限値、アナログ測定値が上下限值内にあるかどうか、各アナログ入力chをどの出力chのインターロックロジック判定に使うかのマスク、デジタルセンサーPV名、各デジタルセンサがOKかNGかのよみ値、各デジタル入力chをどの出力chのインターロックロジック判定に使うかのマスク。

4.7. ソフトウェア

本システム制御ソフトは主に LabVIEW (32 bit)で書かれており、OSとして Windows 8.1 が動作している PC 上で運用されている。Fig. 22 に




Fig. 22 ソフトウェア上で行われている制御およびデータのやりとりを表した模式図。

ソフトウェア上で行われている制御やデータのやり取りを示し模式図を示す。

まず PXI EVR が光ファイバー経由で送られてくる情報から次のパルスのモード番号と shot ID を読み取る。メインプログラム内ではモード番号ごとに予め出力設定値を保持しておき、EVR が読み取ったモード番号に応じて出力するデータを選択し、DAC のオンボードメモリへ送る。出力設定値の変更が必要な場合はネットワーク経由の EPICS 変数で行う。トリガー信号は EVR モジュールの汎用出力ポートから送り出し、DAC、ADC ボードそれぞれの汎用デジタル入力ポートで受け取る (PXI バストリガーは利用していない)。アーム状態の DAC 及び ADC はトリガー入力から予めプログラムされた回数 (現在の設定は 1 Msps で 6000 点、つまり時間になると 6 ms)、クロックに合わせて動作する。ADC は電源の出力電流を DCCT (ベンドおよび Q 電源) または高精度抵抗 (ステアリング電源) 経由でモニターしてお

り、得られたデータはメインプログラムが動作する制御 PC 上へ送られる。波形データはモード番号と shot ID の情報をヘッダーとして付加し、ネットワークシェア変数として、ネットワークへ流す。これにより必要に応じて制御室から、リアルタイムで出力波形をモニターすることができる。

一方メインプログラム上では波形データの中からビームが通過するタイミングでの値を抜き出して、モード番号ごとに用意されている EPICS 変数に格納しネットワークに流す。またこの値はモード番号、shot ID とともにメインプログラムが動作している Windows PC のローカルディスクに保存される。さらに保存されたデータファイルは定期的(現在の設定では 1 分おき)に別プロセスで NAS へコピーされる。こういった方法で 50 Hz ごとの全てのパルスに対して、全 ch の出力電流値を保存している。これらのデータは電源異常発生時やビーム軌道が変動した際などの原因究明の際に利用される。約 100 台の運用で 1 年間に保存されたデータ量は 3 TB であり、32 TB の NAS を利用しているの、10 年程度はデータの保存場所にこまることはない(おそらく 10 年後にはこの程度のデータ量は今よりも更に容易に保存できるようになっていると思われる)。

4.8. 時刻の同期

この章の最後に、パルスマグネットシステムだけに関する話題ではないが、時刻の同期に関する話題に触れておきたい。20ms ごとのパラメータの切り替えを実現するために、入射器ではマグネットに限らず様々な機器がパルス化されている。トラブル発生時等は原因究明のためデータを突き合わせて検討したいことがしばしば生じる。そのため EVR を搭載したシステムでは、databuffer で送られてくる shot ID を利用して、ログを保存することにより、パルスの同定を行っている。一方 compactRIO のような EVR を搭載できない機器に関しては、各コントローラの持つ時計で同期を取ることにしている。しかし compactRIO 上の real-time OS は NTP 機能をサポートしておらず、PTP のみをサポートしている。そこで入射器で

は、GPS 信号に同期した PTP 信号をネットワークに配信するため、National Instruments 社の PXI-6683 を利用したシステムを運用している。




Fig. 23 NI PXI-6683 を用いた PTP 時刻配信及びタイミング記録システム。

Fig. 23 に外観を示す。このシステムは写真左から組み込みコントローラ、PXI-6683、PXI EVR ボードとなっている。PXI-6683 には GPS アンテナを接続し、時刻の取得を行っている。また RJ-45 コネクタからは PTP 信号をネットワークに配信している。さらに PXI EVR でモード番号、shot ID を取得し、汎用出力からトリガー信号をビームタイミングに合わせて出力している。この信号はオシロスコープでモニターすると同時に PXI-6683 の汎用入力ポートへ入力し、信号が変化したタイミングで GPS 時刻、NTP 時刻などの情報をモード番号、shot ID とともにローカルディスク及び NAS に記録している。

さらにパルスマグネット制御用の PXI express システムと接続された Windows PC の時刻もソフトウェアにより、NTP サーバーとの同期を定期的に監視し再同期を行っている。これによりパルスマグネットに関連する機器の時刻は 10ms よりよい精度で合わせて運転を行っている。すなわち、shot ID を使わなくても時刻情報だけでもデータの突き合わせが可能となっている。

5. 運用実績

5.1. インストールと信頼性




Fig. 24 設置準備中のパルスマグネット。
2017年3月撮影。

2017年の5月から9月にかけての運転停止期間に大多数のマグネット及び電源の設置作業が

DC マグネット、電源の撤去作業に引き続き行われた。その後2年間に渡る運転を行っているが、運転中に故障したものは今のところない。Fig. 24 に2017年3月に撮影された設置前のパルスマグネットの様子を示す。

5.2. 安定性

2019年6月のビーム運転中に取られたパルスQおよびパルスステアリング電源の出力電流のモニター値を Fig. 25 と Fig. 26 に示す。これらは24時間の安定度を示したものであり、左側がトレンドグラフ、右側が縦軸方向へ射影によって作ったヒストグラムを表す。上のグラフが SuperKEKB HER モード、下のグラフが SuperKEKB LER モードの様子で、右列の数字のうち offset の値(の-1倍)が出力値の平均値であり、トレンドグラフ及びヒストグラムはこの値からのズレをプロットしている。また右列の数字のうち sigma がデータの標準偏差を表している。Fig. 25 と Fig. 26 それぞれの結果を Table 7 と Table 8 にまとめた。安定度は測定値の標準偏差を最大電流値で割った値で定義している。ここで Table 5 と Table 6 より Q とステアリング電源に対する安定度の設計目標値はそれぞれ 0.1% (= 1000 ppm)と 0.01% (= 100 ppm)であったから、




Fig. 25 運転中のパルスQ電源の出力電流モニター値。SuperKEKB HERモード(上)と SuperKEKB LERモード(下)の結果。




Fig. 26 運転中のパルスステアリング電源の出力電流モニター値。SuperKEKB HER モード(上)と SuperKEKB LER モード(下)の結果。

いずれも目標を大きく上回る測定結果が得られている。

Table 7 Fig. 25 の測定結果のまとめ。

	HER	LER
平均値	217.241 A	100.599 A
標準偏差	18.735 mA	12.444 mA
最大電流	330 A	330 A
安定度	57 ppm	38 ppm

Table 8 Fig. 26 の測定結果のまとめ。

	HER	LER
平均値	-3.894 A	-3.497 A
標準偏差	0.423 mA	0.675 mA
最大電流	±10 A	±10 A
安定度	21 ppm	34 ppm

5.3. 消費電力とエネルギー回収率

4.4.1 で述べたようにパルスベンド及びパルス Q 用電源はマグネットに蓄えられたエネルギーをコンデンサーに回収し再利用することにより、消費電力を抑えて高効率を目指した設計となっている。では実際にはどの程度のエネルギーが回収されているだろうか。まず Fig. 27 のような $di/dt = a$ が一定値 I_{max}/t_1 で立ち上がる(下がる)




Fig. 27 $di/dt = a$ が一定値 I_{max}/t_1 で立ち上がる(下がる)パルス電流波形。

パルス電流波形を考える。このとき抵抗 R で消費されるエネルギー P_{joule} は、

$$P_{joule} = \int_0^{2t_1+t_2} RI(t)^2 dt \quad (5-1)$$

$$= R \left\{ 2a^2 \int_0^{t_1} t^2 dt + I_{max}^2 t_2 \right\} \quad (5-2)$$

$$= RI_{max}^2 \left(\frac{2}{3} t_1 + t_2 \right) \quad (5-3)$$

一方(3-2)よりマグネットに蓄えられる磁場のエネルギーは

$$P_L = \frac{1}{2} LI_{max}^2 \quad (5-4)$$

と表される。

ここで Table 3 中の 32_4 型パルス Q マグネットと Table 4 中 32_4 型パルスステアリングマグネットに関して、コイルおよびケーブル等も含めたトータルの抵抗、マグネットのインダクタンスの測定値、測定を行った際の I_{max} 、電源の仕様から決まる Fig. 27 中の t_1 , t_2 などについての値を Table 9 にまとめる。

Table 9 消費電力測定時の各種パラメータ。

	Q (32_4)	ST (32_4)
t_1	2.5 msec	2.5 msec
t_2	0.5 msec	0.5 msec
I_{max}	300 A	8 A
L	1 mH	3 mH
R_{mag}	7.8 m Ω	115 m Ω
R_{total}	38.83 m Ω	298.85 m Ω

これと (5-3)、(5-4) から消費電力を計算することができる。その結果を Table 10 に示す。なおここでは繰り返しは 50 Hz として計算している。

Table 10 各部での消費電力の計算値。

	Q (32_4)	ST (32_4)
$P_{joule-mag}$	76 W	0.797 W
$P_{joule-cable}$	302.6 W	1.275 W
$P_{joule-total}$	378.6 W	2.072 W
P_L	2250 W	4.8 W
P_{total}	2628.6 W	6.872 W

ステアリングマグネットでの消費電力は Q マグネットに比べて無視できるくらい小さいので、以後では Q マグネットのみを考えることにする。Table 10 の結果で P_L の値はエネルギー回収しなかった場合、すなわち毎パルスごとにマグネットに蓄えられたエネルギーを抵抗等に流して、熱に変換して捨てた場合の値を表す。この結果を見やすいように棒グラフにまとめたものが Fig. 28 になる。一方電力計 (Hioki, PW336) で測定した DC 電源の入力側の電力 $P_{measured}$ (商用電源から供給された電力) は Fig. 28 の一番右側に示したとおり、827 W であった。つまり P_{total} と $P_{measured}$ の差 1801.6 W が回収、再利用された電力ということになる。この値と P_{total} の比は 68.5% であり、全エネルギーに対する回収効率を表す。また P_L と




Fig. 28 Table 10 の値及び消費電力の実測値。

の比 80.1% は原理的に回収可能なエネルギーのうち実際にどの程度が回収されたかを表す指標になる。これらの結果をまとめると、もしエネルギー回収をしなかった場合 300 A、50 Hz の運転では 2628.6 W の電力が消費されるが、エネルギー回収を行う本システムでは消費電力は 827 W と約 1/3 に抑えられている。パルスマグネット置き換え前の DC 電源のスペックは概ね 1 kW であったため、エネルギー回収により電力インフラの増設を行うことなく、パルス電源への置き換えが可能になるなど、様々な面でコストや設置スペースの削減へ貢献した。

6. まとめ

本稿では入射器に最近導入された約 100 台のパルスマグネットに関して、その導入経緯や必要性、設置後の性能評価等を設計の基礎となることと合わせて紹介した。今回取り上げなかったが関連する項目として、アライメント、冷却、ダクトやチャンバーなどの真空容器などが有る。これらも実際の設計においては大変重要な項目である。

KEK 電子陽電子入射器は様々な歴史的経緯により、元々の設計とは大きく異なる、現在のような複雑な運転をすることになった。ここに至るまでにはマグネットに限らず RF、タイミングシステム等の長年の開発があった(これまでの様々な発表資料が [7] にまとめられている)。それらが実を結び 4 リング同時トップアップ入射という他で類を見ないような運転が可能になっている。やや大げさではあるが、この成果は今後新しい施設を建設する際、あるいは既存の施設をアップグレー

ドする際などに、少なからず影響を与えるのではないかと思う。また制御やインターロックシステムについては、他であまり採用実績の無い、ある意味ではチャレンジングなシステムを導入している。今後のこのシステムが普及するかはわからないが、新規のプロジェクトにおいて選択肢の一つになれば筆者としては望外の喜びである。

参 考 文 献

- [1] 古川和朗氏提供
- [2] <https://j-parc.jp/public/Acc/ja/index.html>
- [3] <https://cds.cern.ch/record/2197559>
- [4] K. Furukawa, “Recovery of Injector linac, ”23rd KEKB Accelerator Review, (2019)
- [5] J. Tanabe, “Iron Dominated Electromagnets Design, Fabrication, Assembly and Measuremets”, SLAC-R-754, (2005)
- [6] <http://www.mrf.fi/>
- [7] <http://www-linac.kek.jp/cont/epics/event/index.html>