

# 誰でも「わかる・作れる」電磁石電源

栗本 佳典\*

平成 30 年 8 月 6 日

## 1 はじめに

本教科書は、実際の J-PARC での電磁石電源の紹介や説明よりもむしろ、一般的な電源回路およびその制御手法の説明に重点を置いたものとした。その動機の一つは、多くの電源担当者がビーム供給を円滑に行うための保守やトラブル処理に追われ、教科書的な知識を取得していないと筆者が感じているからである。この理由として、OJT (On-The-Job Training) を過信し、教科書や論文、シミュレーションなどによる机上での技術や知識の取得を軽視することが挙げられる。OJT では先輩の下で仕事を覚えることから始めるが、それでは先輩のペースになってしまうので先輩より新人の方が能力が高い場合には加速器施設として本来望めるはずの戦力アップが望めなくなってしまう。これは、運営する加速器の先端性を維持することに直接かかわる問題である。確かに長年使用した機器の腐食などによる発熱、放電および水漏れなどの経験値が重要な分野も存在することは否定しない。一方で、本教科書の範囲であるスイッチング電源やデジタル回路などは教科書やシミュレーションでほとんどの知識を取得できる。そのため、基礎さえしっかり勉強しておけば年長者と新人の差というのはすぐに縮まるものだとは筆者は感じている。そもそも、時代が進んでいるのに年長者が 10 年かけて取得したものを新人が同じ 10

年かけて取得するのはおかしいだろう。理解は進んでいるし情報は整理されているのだから。

一方、勉強が研究や開発に生かせていないケースもあるだろう。その理由の一つが勉強自体が目的になってしまうケースだ。解析にプログラミング言語の知識が必要だからと言って、何日も教科書の読書モードに入ってしまう場合などがそれだ。プログラミング言語などは何となくルールが分かったら書き始めたほうがよいだろう。別の理由は、教科書の理解の度合いが中途半端である場合だ。電気回路でありがちなのはもっともらしいキーワード主体の議論で、例えば、「浮遊容量、寄生インダクタンス=悪」という描像が独り歩きし、回路がきちんとわかっている問題にならない浮遊容量や寄生インダクタンスまで問題にしてしまう。ビーム物理でも今教科書でやったことをビーム試験で使うのにそのことに気づいていないことがある。これを防ぐには、教科書に書いてあることを自分の加速器に当てはめて考えるなど主体的な取り組み方が必要であろう。いずれにしても、「勉強意味ない説」は、勉強に対する態度が間違っているだけで、勉強自体の無用さを指しているのではない<sup>1</sup>。

本教科書の内容を基礎に重点をおいた別の理由は、自分がこれまで身に付けてきた知識を共

\*高エネルギー加速器研究機構 J-PARC センター  
kurimoto@post.j-parc.jp

<sup>1</sup>ごくまれにあまり勉強しないでもできる人もいるが、真似をしないことをおすすめする。真似しても差を感じて落ち込むだけなので、勉強して追いつくことを考えるほうが有益である。

有したいと思ったからである。私自身は人に教えたり指導したりすることは好きではないが、自分と同じもしくはそれ以上のレベルで電源回路ができる人を増やすことは加速器業界にとっても有益であるし、私にとっても電源回路以外の新しいことに挑戦できる時間が増えるメリットがある。

私がこの教科書を書くにあたって、概論はなるべく避けて式を書き下すことを躊躇しない一方で、やった勉強がすぐ使えるように、実例をあげたり、私の考え方（この公式をどう解釈しているか）を紹介するように工夫した。この教科書を読んでできるだけ多くの人が電源回路をマスターすることを願ってやまない。

## 2 電気回路

抵抗、コンデンサおよびリアクトルといった受動素子は高校物理から登場するため、多くの人にとってなじみが深いものであろう。本章では、その理論に加えて、どのように解釈すると分かりやすいかというのも交えて紹介する。

### 2.1 抵抗

本書の読者でオームの法則  $V = RI$  ( $V$  は電圧 [V]、 $R$  は抵抗 [ $\Omega$ ] および  $I$  は電流 [A]) を知らない人はいないだろう。注意しないといけないのは、定格電力  $P = RI^2$  [W] とエネルギー耐量  $E = \int_0^{\Delta t} RI(t)^2 dt$  [J] である。定格電力近くで抵抗を利用すると抵抗の温度上昇が大きくなりすぎ、抵抗自体は動作範囲内でも、隣接している素子の周囲温度が仕様範囲を超えたりすることがあるので、実際に定格電力付近で抵抗を使用することは殆どない。簡単には定格の 1/3 程度で使用すれば問題がないことが多いが、厳密にやりたい場合はデータシートにある消費電力と温度上昇のグラフを参照すればよい。また

エネルギー耐量とは短時間 ( $\Delta t$ ) の間にどれだけのエネルギーが注入された場合に破損するかという指標で、カタログにはない場合もあるが、メーカーに問い合わせると  $\Delta t$  の情報も添えて答えてもらえる。これは、誤動作等で想定し得る最大の電流が流れたときの安全面の検討に重要である。もし、故障時の最大電流がこの値を超えていれば、故障時に破損したり、溶け出した抵抗の一部が周囲の物品ないし人を傷つける恐れがあるので注意が必要である。なお、エネルギー耐量は破損、変形しない限度値であって、その後の性能を保証する値ではない。そのため、たとえエネルギー耐量以内だったとしても、一度事故電流が流れた抵抗はメーカーのコンサルティングなしに使うべきではない。エネルギー耐量を設計に使う例を挙げておこう。図 1 内の「装置」が短絡した（太線のルート）としよう。すると抵抗の消費電力は  $\frac{V^2}{R}$  なので、注入されるエネルギーは短絡してから時間  $t$  (秒) を使って  $\frac{V^2}{R}t$  と書ける。これが抵抗のエネルギー耐量  $E$  を超えると抵抗が破損してしまい危険であるので、それより先にヒューズを溶断させる必要がある。そのためにはヒューズの溶断時間  $t_{arc}$  として、

$$\frac{V^2}{R}t_{arc} \ll E \quad (1)$$

を満たすように、ヒューズや抵抗  $R$  を選定すればよい。この計算は J-PARC MR 新主電磁石電源に搭載しているコンデンサバンクのヒューズや抵抗値の選定に用いており、実際に短絡事故を模擬した実験を行って、ヒューズが溶断することおよび抵抗が破損しないことを確認した [1]。

### 2.2 リアクトル

インダクタンス  $L$  のリアクトルの両端にかかる電圧  $V$  は電流  $I$  を用いて  $V = L \frac{dI}{dt}$  と書ける




図 1: 短絡事故




図 3: リアクトル電流がスイッチの寄生容量を充電してスイッチを壊すことがある。

ことは既知として良いだろう。この式の意味するところは、リアクトルに流れる電流を突然取り除くことはできない（ $dt \rightarrow 0$  の時  $V \rightarrow \infty$ ）ということである。例として、図2のようにリアクトルに流れる電流  $I$  をスイッチを使って遮断することを考える。初期状態ではリアクトル  $L$  に  $\frac{1}{2}LI^2$  のエネルギーが蓄えられているので、スイッチを切って  $I \rightarrow 0$  とした場合、エネルギーはスイッチ両端の寄生容量の充電に使われる。一般的に寄生容量は小さいので、電圧が大きくなり過ぎてスイッチを破損させることになる（図3）。




図 2: スwitchでリアクトルの電流を遮断する。

したがって、スイッチを切った後の電流のルートを意図的に作ってやる必要がある。リアクトル電流が0になるまでの時間にあまり制約がない場合、またインダクタンスや電流があまりに大きい（加速器の主電磁石など）場合、図4のようにダイオードを使って還流回路を構成することで、ゆっくりとリアクトル電流を0にすることが

できる。電流が減衰する時定数は還流ループ内の抵抗分  $R$  を使って、 $L/R$  と書ける。J-PARC Main Ring の主電磁石用電源では、電源故障信号検出時に、電源出力側に組み込まれた還流回路を動作させ、電源のメイン回路（スイッチ）と電磁石を切り離している。一方で、スイッチング




図 4: 還流回路

電源のメイン回路の様に、インダクタンス自体はバスバーや電線による小さいもので、スイッチによりその電流を即時0にしなければならない場合、図5のようなスナバ回路が用いられる。図5はRC回路を用いたスナバ回路で、インダクタンスのエネルギー  $\frac{1}{2}LI^2$  がコンデンサの充電に使われた時に電圧がスイッチの定格電圧よりも十分低くなるようコンデンサの静電容量を選ぶ。一方、抵抗値に関しては時定数  $RC$  が充電時間即ちスイッチの動作時間を決めるので、設計に影響がない大きさに選ぶ。また、スイッチのオンオフ時に抵抗で消費されるエネルギー

とオンオフの頻度（スイッチング周波数）から抵抗の定格電力が選定できる。スイッチング電源に「スナバレス（スナバ回路がない）」というのがあるが、これは配線のインダクタンスを極力下げてスイッチの浮遊容量のみが充電されても過電圧にならないように構造設計を工夫することで可能になる。




図 5: スナバ回路

リアクトル電流を突然ゼロにできないという性質は、電流源として使用できることを意味している。図 6 は昇圧チョッパと呼ばれる回路で、入力 DC 電圧  $V_{in}$  よりも出力電圧  $V_{out}$  を大きくできる。定性的には、スイッチをオフしてリアクトルに電流を流し、その後オフして電流の方向をコンデンサを充電する向きに限定する。スイッチング電源の定量的な議論は第 3 章で行う。




図 6: 昇圧チョッパ回路

## 2.3 コンデンサ

これも既知としてよいと思うが、静電容量  $C$  のコンデンサにかかる電圧  $V$  は電流  $I$  を用いて  $V = \frac{1}{C} \int I(t) dt$  と書ける。両辺を微分すると  $\frac{dV}{dt} = \frac{1}{C} I(t)$  となり、 $dt \rightarrow 0$  のとき  $I \rightarrow \infty$  である。これは、コンデンサの両端の電圧を急に ( $dt \ll 1$ ) 変化させられないことを意味している。図 7 のように電圧ゼロのコンデンサのみを電源につなぐと大電流が流れる。特に、電磁石電源のようなパワー回路では電圧が高く静電容量も大きいことが多いので、このようにコンデンサを充電することはまずありえない。実際には、初充電回路と呼ばれるものでゆっくりとコンデンサを定格電圧まで充電してからメインのスイッチが投入される。図 8 に例として、RC 回路による初充電回路を示した。本回路では、メインスイッチ（下）投入前に、初充電抵抗のスイッチ（上）を投入する。この場合、コンデンサは  $V_{in}(1 - e^{-\frac{t}{RC}})$  のように充電される。抵抗値  $R$  の選定は、充電時間と抵抗の容量のバーターで決まる。即ち、 $R$  を大きくすれば流れる電流は小さく抵抗の定格電力が小さくて済むが、充電時間（時定数  $RC$ ）は長くなる。




図 7: 電圧ゼロのコンデンサを急に電源につなぐと大電流が流れてコンデンサや配線経路の損傷の原因となる。

リアクトルは電流源として使用することができたが、コンデンサは電圧源として使用することができる。この効果を見るため、ダイオードブリッジによる整流回路を考えてみよう。これは第 3 章でも触れる回路であるため少し詳しく述べる。図 9 左は単相ブリッジ回路に抵抗負荷




図 8: 抵抗を用いた初充電器

をつけたものである。この場合の電圧波形は、入力の AC 50 Hz 正弦波を全波整流した波形となる。では、負荷抵抗と並列にコンデンサを挿入した場合、どのような波形になるだろう。こ




図 9: 単相ブリッジ回路

れを定量的に見るため、 $i_0$ 、 $i_1$  および  $i_2$  をそれぞれブリッジ回路出力、コンデンサ電流および負荷電流とし、負荷電圧を  $V_{DC}$ 、入力交流電圧の実効値を  $V_{rms}$  とおく (図 10)。ここで、初期状態を  $V_{DC}(t=0) = \sqrt{2}V_{rms}$  とする。このとき、各電流と電圧の関係は、負荷抵抗を  $R$ 、系




図 10: 単相ブリッジ回路。 $i_0$ 、 $i_1$ 、 $i_2$  各所電流、 $V_{DC}$  は出力電圧

統の角周波数 ( $2\pi \times 50$ ) を  $\omega$  として、

$$\sqrt{2}V_{rms} \cos \omega t = \sqrt{2}V_{rms} + \frac{1}{C} \int_0^t i_1(t') dt' \quad (2)$$

$$\sqrt{2}V_{rms} \cos \omega t = Ri_2(t) \quad (3)$$

とかける。ただしこの式は、後にすぐに分かるように、 $t \ll \frac{\pi}{\omega}$  のときに限る。式 2 および 3 を電流について解くと、

$$i_1(t) = -\sqrt{2}V_{rms}\omega C \sin \omega t \quad (4)$$

$$i_2(t) = \frac{\sqrt{2}V_{rms}}{R} \cos \omega t \quad (5)$$

となる。ここでブリッジ回路出力電流  $i_0(t) = i_1(t) + i_2(t)$  は、ダイオードの存在により負の値を取らないことに注意すると、式 4 および 5 は、 $t=0$  から、 $i_1(t) + i_2(t) = 0$  即ち、

$$\tan \omega t = \frac{1}{\omega RC} \quad (6)$$

を満たす  $t$  までのみ有効であることが分かる。 $\omega$  および  $R$  が一定とすると、 $C$  が大きいほど式 6

を満たす  $t$  が小さいことが分かる。つぎ、式 6 を満たす  $t$  以降の回路を振舞を考える。この時刻以降では、回路はブリッジ回路から切り離された単なる  $RC$  回路として振る舞う。したがって、コンデンサの電圧波形即ち負荷電圧は  $\propto e^{-\frac{1}{RC}}$  のように減衰する。ここでも  $C$  が大きければ減衰が小さいことに注意されたい。その後上昇してくるブリッジ回路の出力電圧と減衰した負荷電圧が交差すると、再びブリッジ回路による充電が始まる。結果的に図 11 に示したような、全波整流波形の一部と指数関数的な減衰波形の繰り返し波形となる。そして平滑コンデンサの静電容量  $C$  が大きいほど波形は直流に近づく。




図 11: 平滑コンデンサを入れたときの単相ブリッジ回路の出力電圧波形

## 2.4 変圧器

変圧器は共通の磁性体（コア）に複数の線を巻き付けたもので、巻数  $N_1$  の線の両端に交流電圧  $V_1(t)$  を印可すると、巻数  $N_2$  の線の両端電圧  $V_2(t)$  が  $\frac{N_2}{N_1}V_1(t)$  となるデバイスである。この理解で十分なこともあるが、次章以降に進むにはもう少し詳しく知っておく必要がある。まず、図 12 上のように、一次側と二次側の巻数比  $N_1 : N_2$  の変圧器の二次側を開放した状態で、一次側に交流電圧  $V_{in}(t) = \sqrt{2}V_{rms} \cos \omega t$ （電源）を印可する。この場合、二次側電流が流れないので、何も起きないと思いがちだが、実際には一次側のみ励磁電流というものが流れる。ここで明らかなのは、励磁電流が作る磁束  $\Phi_m(t)$  による一次側巻線に励起される誘導起電力と電源

電圧が一致していることで、

$$V_{in}(t) = N_1 \frac{d\Phi_m(t)}{dt} \quad (7)$$

と書ける。電磁気学によると、巻き線内の磁束密度  $B$  は、コアのループ長  $l$  および励磁電流  $i_0$  を使って、

$$B = \frac{\mu_r \mu_0 N_1 i_0}{l} \quad (8)$$

となり（ $\mu_r$  および  $\mu_0$  はそれぞれ、コアの比透磁率および真空の透磁率）、 $\Phi_m = BS$ （ $S$  はコアの断面積）であるから、式 7 および式 8 から励磁電流と電源電圧の関係は、

$$V_{in}(t) = \frac{\mu_r \mu_0 N_1^2 S}{l} \frac{di_0(t)}{dt} \quad (9)$$

と書ける。つまり、励磁電流はインダクタンス  $L = \frac{\mu_r \mu_0 N_1^2 S}{l}$ （励磁インダクタンス）のリアクトルに電源電圧を印可したときの電流値である。したがってコアには  $\frac{1}{2}Li_0^2$  のエネルギーが蓄積されていることになる。次に、二次側のスイッチ




図 12: 変圧器

を閉じると二次側巻線の両端の誘導起電力

$$e_2(t) = N_2 \frac{d\Phi_m(t)}{dt} = \frac{N_2}{N_1} V_{in}(t) \quad (10)$$



により（式7を代入した）、負荷電流は

$$i_2(t) = \frac{N_2}{N_1} \frac{V_{in}(t)}{R} \quad (11)$$

となる。この電流に伴い、磁束  $\propto N_2 i_2(t)$  がコアに追加されるはずであるが、電源電圧と一次側巻線の誘導起電力は常につり合わなければならない（式7）ので、コアの磁束  $\Phi_m(t)$  はスイッチを閉じる前と変化しない。したがって、二次側電流による磁束は一次側巻線に追加で流れる電流  $i_1(t)$  が作る磁束（ $\propto N_1 i_1(t)$ ）によってキャンセルされる。したがって、

$$N_1 i_1(t) = N_2 i_2(t) \quad (12)$$

が成り立つ。理想的なトランスでは、励磁インダクタンスが非常に大きく励磁電流  $i_0$  をゼロとみなしてよいので、式12は一次側電流と二次側電流の関係式としてよい。一方で、わざと励磁電流を増やして使うものもあるので、励磁電流や励磁インダクタンスのイメージを持つことは重要である。

### 3 スイッチング電源

#### 3.1 ACアダプタ

身近なスイッチング電源として代表的なものとして、パソコンやスマートフォンなどに付属しているACアダプタが挙げられる。ACアダプタの役割はコンセント電源（AC100 V 50 Hz）からデバイスに必要な直流電源（DC 16 V など）に変換することである。実は昔のACアダプタはスイッチング電源ではなく、図13に示したような降圧変圧器とダイオードブリッジを用いた整流回路の組み合わせであった。この回路は回路図上はシンプルでよいのだが、実際に分解してみると変圧器が非常に大きい。読者は初代ファミコンのACアダプタがすごく重かったことを記憶してはいないだろうか。扱う電力が




図 13: 簡略化した昔の AC アダプタ回路。

同じ場合、変圧器の大きさはコア（鉄心）の太さで決まり、コアの太さはそれを貫く磁束の量に比例する。式7を積分すると、コアを貫く磁束が

$$\Phi_m(t) = \frac{\sqrt{2} V_{rms} \sin \omega t}{N_1 \omega} \quad (13)$$

と書け、印可する電圧の周波数が高くてできれば磁束の量を減らせることがわかる。高周波で使える IGBT（Insulated Gate Bipolar Transistor）や MOSFET のような半導体スイッチの登場で、小型で大容量の AC アダプタが実現可能となった。ファミコンの AC アダプタの出力が 10 W に対して、手元の Let's note の AC アダプタの出力は 80 W 以上であることから、半導体スイッチのご利益は明らかであろう。なお、ここからしばらくは半導体スイッチは理想的なスイッチとして扱い、即時に開閉ができるものとする。

#### 3.2 フライバックコンバータ

図14によく使われるスイッチング電源の回路方式であるフライバックコンバータの回路を示した。これはACアダプタでもよく使われる回路であり、ACアダプタの場合は直流電源をダイオードブリッジと平滑コンデンサで置き換えればよい。フライバックコンバータの動作は変圧器に励磁電流が流れることが前提である。図12(下)と図14(上)の回路を比較すると、前者




図 14: フライバックコンバータの回路と動作

の回路はスイッチ導通時に負荷に電流が流れるが、後者のフライバックコンバータに関してはスイッチ導通時には二次側のダイオードにより負荷電流が流れないことがわかる。しかし、フライバックコンバータはスイッチ導通時に何もしていないわけではなく、一次巻線に励磁電流を流して  $\frac{1}{2}Li_0^2$  ( $L$  は励磁インダクタンス) のエネルギーを蓄えている。次にスイッチを開くと一次巻線には電流が流れなくなるが、エネルギー保存則より励磁エネルギー二次巻線に移る。この時磁束は保存するので、ダイオードが導通する向きに電流が流れる。したがって、フライバックコンバータは変圧器に励磁インダクタンスがないと動作しない。以上の動作から、フライバックコンバータの変圧器は第 2.4 章で示したような通常の動作ではなく、むしろエネルギーを蓄えるリアクトルとして動作していることが分かる。定常時のフライバックコンバータの変圧器一次側の電圧および電流波形の例を図 15 に、二次側の波形を図 16 にそれぞれ示した。電圧と電流の向きは図 14 内の矢印の向きを正とする。変圧器一次側の ON 時電圧は  $V_{in}$  なので、磁束の変化が興味ゼロだとすると、OFF 時電圧との関

係は

$$d \times V_{in} + (1 - d) \times V_{OFF} = 0 \quad (14)$$

とかけ、OFF 時電圧  $V_{OFF}$  は  $-\frac{V_{in}d}{(1-d)}$  となる。 $d$  はスイッチ ON 時間の割合である。スイッチ OFF 時に二次側に電流が流れるので、その時の二次側の電圧  $V_{out}$  は巻数  $N_1$  および  $N_2$  を使って、

$$V_{out} = -\frac{N_2}{N_1}V_{OFF} \quad (15)$$

となる。二次側のダイオードと平滑コンデンサにより、この  $V_{out}$  はフライバックコンバータの直流出力電圧とみなしてよい。一方電流値は負荷で決まるが、一次側はスイッチ ON 時単調増加、二次側は単調減少となっている。この傾きは励磁インダクタンスの値で決まる。すなわち、スイッチ ON 時の一次側電流の傾きは励磁インダクタンス  $L$  として  $\frac{V_{in}}{L}$  と表せる。また、スイッチ ON 時と OFF 時の磁束の変化率の比は  $V_{in} : V_{OFF}$  であり、スイッチ ON 時の一次側電流の変化率と OFF 時の二次側電流変化率の比は  $N_2V_{in} : N_1V_{OFF}$  と書ける。したがって、二次側の電流の傾きは、

$$\frac{N_1}{N_2} \frac{V_{OFF}}{L} \quad (16)$$

となる。

### 3.3 フォワードコンバータ

フライバックコンバータの変圧器がリアクトルとして動作しているのに対して、フォワードコンバータは通常の変圧器として動作している。図 17 に回路図とその動作を示した。図 17 上のようにスイッチ ON 時は、二次側巻線に接続されたダイオードが導通し、二次側のリアクトル (チョークリアクトルと呼ぶ) や負荷に電流が流れる。この時、リアクトルと負荷にかかる合計の電圧は巻数  $N_1$  および  $N_2$  を使って、 $\frac{N_2}{N_1}V_{in}$  と






図 15: フライバックコンバータ内の変圧器一次側の電圧と電流

書ける。次にスイッチを OFF をすると（図 17 下）、ダイオードにより二次巻線には電流が流れなくなるが、リアクトルが電流源となり負荷電流を流し続ける。これは第 2.2 章で述べたリアクトルの電流を突然ゼロにできないという性質を利用している。またスイッチ OFF 時にリアクトルと負荷にかかる電圧は、左から二番目のダイオードが導通していることからほぼ 0 であることがわかる。この回路では、電圧  $\frac{N_2}{N_1}V_{in}$  と 0 が繰り返してチョークリアクトルと平滑コンデンサおよび負荷からなるローパスフィルタに印可されているとみなすことができる。したがって、ローパスフィルタの遮断周波数に比べてスイッチング周波数が十分大きくなるように、チョークリアクトル、平滑コンデンサおよびスイッチング周波数の値を調整すれば負荷に印可される電圧  $V_{out}$  は、スイッチ ON 時間の割合  $d$  を使って、

$$V_{out} = \frac{N_2}{N_1}V_{in} \times d \quad (17)$$

と書ける。最後に、変圧器一次側についているもう一つの巻線（図 17）の役割について述べておく。何度も言及しているように、スイッチ ON 時には励磁インダクタンスにエネルギーが蓄えられる。スイッチを OFF して一次側に電流を流れなくすると、励磁エネルギーが行き場所をなくし、スイッチや変圧器を壊してしまう。そこで、追加巻線を設け、スイッチ OFF 時に励磁エネルギーが追加巻線に移るようにしている。この巻き線により励磁エネルギーは電源に戻される。これらから、フライバックコンバータとフォワードコンバータは回路はよく似ているが、変圧器は全く違う役割をしていることが分かる。フライバックコンバータでは励磁エネルギーが負荷に供給されているのに対して、フォワードコンバータでは電源と変圧器の間を行き来しているだけである。




図 16: フライバックコンバータ内の変圧器二次側の電圧と電流




図 17: フォワードコンバータの動作

### 3.4 単相ブリッジ回路

ここでは、加速器電源でよく使用される単相ブリッジ回路について述べる。依然として半導体素子は理想スイッチとして扱うが、半導体スイッチは図 18 のように並列にダイオード（フリーホイールダイオード）を接続した形でパッケージ化されているものが多いので、今後半導体スイッチはそのようなものとして扱う。まず、図 19 の




図 18: 半導体スイッチの回路記号

ような回路を考える。負荷はリアクトルとする。この回路ではスイッチ S1 が ON 状態か OFF 状態の二通りしかない。ON 状態になると負荷に電




図 19: 一象限動作。

圧  $V$  が印可されリアクトルに電流を増加し始める。電流が流れた状態で OFF すれば、リアクトルが流そうとする電流は下のダイオードを経由して電流が流れる。この状態を還流モードなどと呼ぶ。この時リアクトルにかかる電圧はほぼ 0 である<sup>2</sup>。電流路としては、リアクトルから上のダイオードを経由して電源を充電する経路があるように見えるが、その場合、最初にリアクトルに上向きの電流を流す必要があり、それは不可能だと分かる。したがって、この回路は負荷リアクトルに印可できる電圧および電流はともに片極性であり、これを一象限動作と呼ぶ。次に図 20 の回路を考える。この回路でまずスイッチ S1 および S4 を両方 ON すると、負荷に電圧  $V$  が印可されリアクトルに右向きの電流が増加し始める（図 20(a)）。その後 S1 または S4 どちらかのスイッチを OFF すると、リアクトルが流そうとする電流の向きにダイオードを経由して電流が流れる（図 20(b)(c)）。この時に負荷に印可される電圧はほぼ 0 である。さらに両方のスイッチが OFF になると、ダイオード経由で電源

<sup>2</sup> 「ほぼ」0 といったのは、実際にはダイオード通過時に電圧降下が起きるからである。しかし、大型の加速器電源では電圧  $V$  にくらえてダイオードの電圧降下は十分小さい場合が多い。




図 20: 二象限動作。

を充電する方向に電流が流れる。この状態を回生モードと呼ぶ。この時に負荷に印可される電圧は  $-V$  である。この回路では負荷に両方の極性の電圧が印可できるが、リアクトル電流は右向きにしか流すことができない。これを二象限動作とよぶ。シンクロトロンメインの偏向電磁石や四極電磁石の電流値は陽子の運動量に比例させるように制御するため二象限動作で充分である。一象限でも運転できなくはないが、次のサイクル用に電流値を入射運動量向けに戻すときに、負電圧が印可できないので電流値の戻しを早くすることができない。この場合、還流モード（印可電圧 0）状態で、還流ルート中の抵抗成分によりリアクトルのエネルギーが消費されていくのを待つしかないので、繰り返しを速くしようとしているシンクロトロンでは致命的である。最後に図 21 に四象限動作の回路を示す。これは、二象限動作をスイッチ  $S1, S4$  の代わりに  $S2, S3$  を使って行うことができる（図 21(e)(f)(g)(h)）。このとき、リアクトルに左向きの電流を流すことができる。当然、 $S1, S4$  を使って図 20 と同じ動作もできるから（図 21(a)(b)(c)(c)）、リアクトルに印可できる電圧および流せる電流はともに両極性である。なお、注意しておきたいのは、回路が図 21 と同じだからといって四象限動作をさせているとは限らない。例えば  $S2$  および  $S3$  を常に OFF させておけば、図 20 と全く同じ回路になる。このような方法は、半導体スイッチとダイオードを別々に入手するコストよりも、半導体スイッチを倍の数用意して半分はダイオードとして使うときのコストの方が安い場合に採用される。

### 3.5 Pulse Width Modulation

フライバックコンバータやフォワードコンバータの出力電圧の式 14 および 17 から分かるように、スイッチの ON 時間の割合  $d$  と出力電圧は比例関係にあり、パルス幅で出力電圧が制御できる




図 21: 四象限動作。

ことが分かる。これを Pulse Width Modulation (以後 PWM) と呼ぶ。この制御のための出力電流指令値をパルス信号に変換する最もシンプルな手法は三角波と指令値を比較する方法であろう。ここでは図 20 の 2 象限動作用のパルス信号の三角波比較を用いた作り方を 2 通り紹介する。最初の方法は、図 22 上のように、0 から  $V$  までの三角波と  $-V$  から 0 の三角波の二つを使う方法である。このとき電圧指令値を  $V_{ref}$  として、S1 と S4 の状態を以下のように決める。

- 三角波 (上)  $< V_{ref}$  のとき、S4 は ON。三角波 (上)  $\geq V_{ref}$  のとき S4 は OFF。
- 三角波 (下)  $\leq V_{ref}$  のとき、S1 は ON。三角波 (下)  $> V_{ref}$  のとき S1 は OFF。

これから、電圧指令値  $V_{ref}$  が正のときは、図 20 のモード (a) と (b) を繰り返し、 $V_{ref}$  が負のときは、モード (b) と (d) を繰り返すことが分かる。結果、出力電圧は図 22 の下図のようになる。このとき、S4 が ON の時間の割合 (デューティ比)  $d$  は  $V_{ref}$  が正の時、 $d = \frac{V_{ref}}{V}$  で、負の

時に  $d = 0$  となる。一方 S1 のデューティ比は、 $V_{ref}$  が正の時に  $d = 1$ 、負の時に  $d = 1 + \frac{V_{ref}}{V}$  となる。また、両極性のパルスを考え、負側に有限な時間の割合を負のデューティ比とする拡張デューティ比  $d_{bipolar}$  を新たに定義すると、出力電圧の  $d_{bipolar}$  は  $\frac{V_{ref}}{V}$  と書ける。通常電磁石電源は出力にローパスフィルターを付けるので、出力 DC 電圧は  $V_{ref}$  になる。ここで、出力電圧の周波数はスイッチと同じ周波数になることに注目されたい。もうひとつの方法は、図 23 上のように、 $-V$  から  $V$  までの一つの三角波を使い、比較に指令値  $V_{ref}$  に加えて  $-V_{ref}$  も使用する。この時、S1 と S4 の状態の決め方は以下のようなになる。

- 三角波  $< V_{ref}$  のとき、S4 は ON。三角波  $\geq V_{ref}$  のとき S4 は OFF。
- 三角波  $> -V_{ref}$  のとき、S1 は ON。三角波  $\leq -V_{ref}$  のとき S1 は OFF。

この場合、電圧指令値  $V_{ref}$  が正のときは、図 20 のモード (a)  $\rightarrow$  (b)  $\rightarrow$  (a)  $\rightarrow$  (c) を繰り返し、




図 22: 三角波比較 (例 1)

$V_{ref}$  が負のときは、(d)  $\rightarrow$  (b)  $\rightarrow$  (d)  $\rightarrow$  (c) を繰り返す。このとき、出力電圧は図 23 の下図のようになり、デューティ比  $d$  は S1、S2 とともに  $\frac{V_{ref}+V}{2V}$  となる。一方、出力電圧のデューティ比  $d_{bipolar}$  は最初の方法と変わらず  $\frac{V_{ref}}{V}$  である。ただし、出力電圧の周波数はスイッチの周波数の倍になっている。この周波数の違いから後者のパルス生成法がスイッチの周波数を変えずに出力周波数を高くできるので望ましいことが多いが、前者の方法にもメリットはある。それは電圧指令値が 0 の時 ( $V_{ref} = 0$ ) を考えると分かる。前者の三角波比較法の場合、 $V_{ref} = 0$  のとき S1 は常に ON で S4 は常に OFF となり、スイッチングを行わない。一方の後者方法は、 $V_{ref} = 0$  のときは、図 20 のモード (b)  $\rightarrow$  (c) を繰り返す。すなわち S1 と S4 が交互に ON/OFF する。したがって、出力電圧 0 の時のスイッチングリップルが気になる場合は前者の手法の方がよい。

## 4 フィードバック制御

これまでの話で、読者はスイッチング電源を使って希望の電圧を出力させる方法は理解できたと思う。負荷が加速器の電磁石の場合、適した磁場すなわち電流を得ることが目的であるので、電磁石のインピーダンス  $Z(s)$  が分かれば必要な印可電圧 ( $V_{in}$ ) が得られる。これをブロック図にすると、図 24 のように表せる。しかし現実には殆どの場合で、電磁石電流  $I_{out}$  に必要な精度に比べて電磁石インピーダンス  $Z(s)$  の測定精度は悪い。また、電磁石インピーダンスは周囲温度や経年変化の影響も受ける。これらの理由から図 24 の制御で望みの電磁石電流  $I_{out}$  が得られることは殆どない。そこで、図 25 のように、電磁石電流  $I_{out}$  と目標値  $I_{ref}$  の差分に応じて出力電圧を決めるブロックを追加する。これをフィードバック制御と呼ぶ。図 24 および図 25 の  $Z^{-1}(s)$  や  $G(s)$  は伝達関数と呼ばれ、 $s$  に純虚数と角周波数をかけたもの  $i\omega$  を代入すると周波数応答関数となる。伝達関数を調べることで




図 23: 三角波比較 (例 2)




図 24: インピーダンス  $Z(s)$  が分かれば、必要な電流  $I_{out}$  を得るための入力電圧  $V_{in}$  が分かる。

フィードバック系の帯域や安定性などを知ることができる。ここで興味あるのは  $I_{ref}$  から  $I_{out}$




図 25: 電磁石電流のフィードバック制御

の伝達関数で、それを求めるために図 25 のブロック図を式で書くと、

$$I_{out} = Z^{-1}(s)G(s)(I_{ref} - I_{out}) \quad (18)$$

となる。これは、

$$I_{out} = \frac{Z^{-1}(s)G(s)}{1 + Z^{-1}(s)G(s)} I_{ref} \quad (19)$$

と変形できるため、 $I_{ref}$  から  $I_{out}$  の伝達関数は  $\frac{Z^{-1}(s)G(s)}{1 + Z^{-1}(s)G(s)}$  となる。一般にこれを閉ループ伝達関数と呼ぶ。それに対して  $Z^{-1}(s)G(s)$  を開ループ伝達関数と呼ぶ。本教科書では J-PARC 電磁石電源の電流制御を具体例に挙げて説明する。まず電磁石のインピーダンスはインダクタンス  $L$  と電流路の抵抗値  $R$  を合成した単純なモデルでは  $Z(i\omega) = R + i\omega L$  と書けるが、図 25 内の  $V_{in}$  はスイッチング電源の出力であることを考慮すると、図中の  $Z(s)$  は電磁石だけでなく、スイッチング電源の出力フィルタや電力ケーブルの静電容量も含まれることが分かる。図 26 に J-PARC MR の主電磁石電源で使われてるフィルタの構成を示した。さらに、J-PARC MR では電源棟から加速器トンネルまでの経路を 100m 以上の電力ケーブルで電源と電磁石を接続して



いるため、そのケーブルの静電容量も無視できない。これらの影響も考慮した電磁石電源と電




図 26: スwitchング電源の出力  $V_{in}$  から電磁石電流  $I_{out}$  を得るには、電磁石のインピーダンスだけでなくフィルタ定数やケーブル静電容量が必要である。

磁石の  $Z^{-1}(s)$  を図 27 に示した。この図はボード線図とよばれるもので、伝達関数の視覚化によく使われる表現方式である。上図はゲインと呼ばれるもので絶対値の周波数依存性である。単位は dB で  $20 \log_{10} |Z^{-1}(i2\pi f)|$  ( $f$  は周波数) で計算される。下図は位相  $\arg Z^{-1}(i2\pi f)$  である。さて、図 25 で気づいた読者もいると思うが、フィードバック制御を導入する際に、実測値と指令値の差分 ( $I_{ref} - I_{out}$ ) をそのままスイッチング電源出力電圧  $V_{in}$  とするのではなく、差分を伝達関数  $G(s)$  を作用させたものを  $V_{in}$  としている。この  $G(s)$  は補償器と呼ばれ、 $G(s)$  を適当に選ぶことで閉ループ伝達関数を望ましいものにする。そこで望ましい閉ループ伝達関数とは何か、実例を使って解説しよう。図 28 は J-PARC MR 主電磁石電源の制御で利用している補償器のボード線図である。これは PI (Proportional-Integral) 制御と呼ばれ、式では定数  $K_P$  および  $K_I$  を使って、

$$G(s) = K_P + K_I \frac{1}{s} \quad (20)$$

と書ける。これを補償器として使うと開ループ伝達関数  $Z^{-1}(s)G(s)$  の低周波側のゲインを大幅に増やすことができる (図 29)。ある周波数




図 27: 電磁石インピーダンスの例。実際には電磁石の抵抗およびインダクタンス以外に、ケーブルの静電容量、フィルタ回路の定数を含んでいる。

領域で  $|Z^{-1}(s)G(s)| \gg 0$  だとするとその領域の閉ループ伝達関数は、

$$\frac{Z^{-1}(s)G(s)}{1 + Z^{-1}(s)G(s)} \sim 1 \quad (21)$$

であり、目標値と実際の値を等しくできる ( $I_{ref} = I_{out}$ )。したがって開ループ伝達関数のゲインは興味ある周波数領域では大きいほうがよい。J-PARC MR 主電磁石電源の場合、入射時と遅い取り出し時は DC 電流、加速サイクルが最速で 1 秒周期程度 (現行 2.48 秒周期) と考えると、DC ~ 数十 Hz 程度までを興味ある領域としてカバーしておけば十分である。実際に閉ループ伝達関数 (図 30) をみると、10 Hz ~ 100 Hz の領域でゲインが急激に下がっていることがわかる。ここまで聞いただけだと、「それなら式 20 で  $K_P, K_I \rightarrow \infty$  として、開ループゲインを無限大に近づけば、帯域に関わらず閉ループ伝達関数を 1 にできるではないか。」と読者は思うであろう。実はゲインを上げるには限界が




図 28: J-PARC MR 主電磁石電源の制御で利用している補償器のボード線図




図 29: 補償器が図 28 のときの開ループ伝達関数のボード線図




図 30: 補償器が図 28 のときの閉ループ伝達関数のボード線図

ある。これを見るために、位相余裕という量を定義する。位相余裕は、開ループ伝達関数ゲインが 0dB ( $|Z^{-1}(i\omega)| = 1$ ) になる周波数での位相 (度) と 180 度との差分のことをいう。図 29 に位相余裕の定義を図示した。この位相余裕をある程度確保しなければならない。ゲインが 0dB で位相が 180 度ということは  $Z^{-1}(s)G(s) = -1$  となるので、その周波数では閉ループ伝達関数が発散してしまう。定性的には以下のように解釈できる。その周波数の信号が入力されると補償器とインピーダンス  $Z^{-1}(s)G(s)$  ( $= -1$ ) を経由後に符号が反転する。それがフィードバックにより差分器に戻されるときに再度符号が反転する (図 25)。すなわち、同じ振幅同じ位相の信号が加算される。これが繰り返すことで振幅が発散するというメカニズムである。読者はさらに「閉ループ伝達関数を発散させる周波数と信号の周波数が異なっていれば問題ない」と思うかもしれないが、実際にはあり得ない。なぜなら、フィードバック制御では実際の電流  $I_{out}$ などを計測する必要があり計測には信号とは関係

ないノイズ成分が当然含まれるからである。ある周波数で閉ループ伝達関数が発散すれば、その周波数付近のノイズを増大させてしまう。実際に、図 28 の補償器を 10 倍したものを考える。そのときの開ループ伝達関数を図 31 に示した。図 29 と比べると位相余裕が少なくなっていることが分かる。この時の閉ループ伝達関数（図 32）のゲインをみると、200 Hz 付近が 0dB よりはるかに大きいピークになっており、その周波数付近のノイズを増やすことがわかる。このことが開ループゲインを大きくできない理由である。




図 31: 補償器が図 28 の 10 倍のときの開ループ伝達関数のボード線図




図 32: 補償器が図 28 の 10 倍のときの閉ループ伝達関数のボード線図

一方で、これまでに紹介したスイッチング電源すなわち、フライバックコンバータ、フォワードコンバータおよびブリッジ回路はすべて直流電源を入力として使っている。一方で、加速器研究所で使う巨大な電力はすべて三相交流電源の状態を受電される。したがって、電磁石の電流を供給する単相ブリッジ回路の上流に三相の AC/DC 電源が必ずある。その一つとして、ここでは半導体スイッチをつかった三相 AC/DC コンバータについて解説する。本来ならスイッチング電源の第 3 章で紹介するべきだが、制御法とセットの方が説明しやすいので別途章として設けることにした。

## 5 三相交流と AC/DC コンバータ

これまでで、電磁石電流をどのように制御するかを理解して頂けたと思う。まとめると、目標電流と実電流の差分に適当な補償器に食わせてその出力を単相ブリッジ回路等の出力電圧指令値として使えばよい。スイッチング電源に指令電圧値を出力させる方法は第 3.5 章で述べた。

### 5.1 三相交流

三相交流では図 33 上のように  $\frac{2}{3}\pi$  ずつ位相がずれた三線の電圧を受電する。三線の電圧をそれぞれ  $v_u, v_v, v_w$  とし、位相を  $\phi$  として式で表

すと

$$\begin{aligned} v_u &= \frac{\sqrt{2}}{\sqrt{3}} V_{rms} \sin(\phi), \\ v_v &= \frac{\sqrt{2}}{\sqrt{3}} V_{rms} \sin(\phi - \frac{2}{3}\pi), \\ v_w &= \frac{\sqrt{2}}{\sqrt{3}} V_{rms} \sin(\phi + \frac{2}{3}\pi) \end{aligned} \quad (22)$$

と書ける。時間  $t$  (秒) の関数にするときは  $\phi = 2\pi ft$  ( $f$  は系統周波数で 50 か 60 Hz) とすればよい。ここで、 $V_{rms}$  は線間電圧の実効値である。




図 33: 三相交流電圧および電流

振幅が  $\sqrt{3}$  で割られていることに注意されたいが、これは相電圧と線間電圧の比が  $1 : \sqrt{3}$  であることから来ている。実際に、例えば「三相 6.6 kV 受電」といった時、「6.6 kV」は線間電圧の実効値  $V_{rms}$  のことである。この電源に負荷をつないで、図 33 下のように電圧に比べて位相が  $\theta$  ずれた電流

$$\begin{aligned} i_u &= \sqrt{2} I_{rms} \sin(\phi - \theta), \\ i_v &= \sqrt{2} I_{rms} \sin(\phi - \frac{2}{3}\pi - \theta), \\ i_w &= \sqrt{2} I_{rms} \sin(\phi + \frac{2}{3}\pi - \theta) \end{aligned} \quad (23)$$

が各相に流れたとする。この時の電力 [W] は

$$v_u i_u + v_v i_v + v_w i_w = \sqrt{3} V_{rms} I_{rms} \cos \theta \quad (24)$$

と書ける。これを有効電力とよぶ。ここで特筆すべきは三相交流の場合、瞬時電力が時間に依存しないことである。単相交流では瞬時電力は時間依存するので一周期分の平均をいわゆる「電力」としている。また、 $\cos \theta$  を力率と呼び、これは三相交流系統に接続する負荷の特性で決まる。この場合の負荷は電磁石ではなく次の話題となる AC/DC コンバータなどを指す。実際に消費される電力は式 24 であるから、力率が小さくてもリソースの無駄遣いにならないと思うのは間違えである。たとえば同じ消費電力の負荷で力率が 0.5 と 1 の場合を比較すると、0.5 のときは電流の実効値が二倍になる。そうすると、その負荷を動かすためのバスバー、電線などの電流経路はすべて二倍の許容電流量を持つものにしなければならない。したがって、力率は 1 に近いほうがリソースの観点からは望ましい。実際に変圧器の定格容量は電力 [W] と同じ次元だが、定格電流実効値を  $I_{rated}$  として  $\sqrt{3} V_{rms} I_{rated}$  と定義され、単位は [VA] を使う。式 24 を有効電力と呼ぶのに対し、 $\sqrt{3} V_{rms} I_{rms} \sin \theta$  を無効電力と呼ぶ。

## 5.2 DQ 変換

三相交流電圧が式 22 で表せるとき、三次元ベクトル  ${}^t(U, V, W)$  から二次元ベクトル  ${}^t(D, Q)$  への変換 (DQ 変換) を以下のように定義する。

$$\begin{pmatrix} D \\ Q \end{pmatrix} = \sqrt{\frac{2}{3}} \begin{pmatrix} \sin \phi & \sin(\phi - \frac{2\pi}{3}) & \sin(\phi + \frac{2\pi}{3}) \\ -\cos \phi & -\cos(\phi - \frac{2\pi}{3}) & -\cos(\phi + \frac{2\pi}{3}) \end{pmatrix} \times \begin{pmatrix} U \\ V \\ W \end{pmatrix} \quad (25)$$




図 34: 三相 AC/DC コンバータの回路図と各所の電圧と電流。  $(v_{1u}, v_{1v}, v_{1w})$  および  $(v_{2u}, v_{2v}, v_{2w})$  は変圧器の一次側および二次側三相電圧、  $(i_u, i_v, i_w)$  および  $(u_u, u_v, u_w)$  はコンバータ交流側三相電流および電圧、  $V_{DC}$  は直流電圧である。

式 23 で表せる三相電流に対してこの変換を行うと、二次元ベクトル

$$\begin{pmatrix} i_d \\ i_q \end{pmatrix} = \begin{pmatrix} \sqrt{3}I_{rms} \cos \theta \\ \sqrt{3}I_{rms} \sin \theta \end{pmatrix} \quad (26)$$

が得られる。有効電力に比例する成分と無効電力に比例する成分が対になって二次元ベクトルとして表れている。このことから  $i_d$  と  $i_q$  をそれぞれ三相電流の有効成分、無効成分などと呼ぶ。一方逆変換は、

$$\begin{pmatrix} U \\ V \\ W \end{pmatrix} = \sqrt{\frac{2}{3}} \begin{pmatrix} \sin \phi & -\cos \phi \\ \sin(\phi - \frac{2\pi}{3}) & -\cos(\phi - \frac{2\pi}{3}) \\ \sin(\phi - \frac{4\pi}{3}) & -\cos(\phi - \frac{4\pi}{3}) \end{pmatrix} \times \begin{pmatrix} D \\ Q \end{pmatrix}. \quad (27)$$

と表せる。これが正しいことは式 26 にこの変換を施すと元の三相電流（式 23）に戻ることから明らかである。

### 5.3 三相 AC/DC コンバータ

図 34 に半導体スイッチを用いた三相 AC/DC コンバータの回路図を示した。大抵の場合、三相

AC6.6 kV など汎用的な電圧を変圧器でコンバータに適した電圧に変換するので、変圧器も図 34 に含めておいた。このコンバータをどのように制御するかを考える。この回路は第 3.4 章で紹介したブリッジ回路の三相バージョンであるので、図 34 内の電圧  $(u_u, u_v, u_w)$ （コンバータ交流側電圧）を半導体スイッチの ON/OFF パターンで決められる。したがって、三相 AC/DC コンバータの制御は直流電圧および力率を望みの値にするようなコンバータ交流側電圧  $(u_u, u_v, u_w)$  をどのように決めるかという問題に帰着する。この制御は三相であることと交流電源につながっていることの二点で直流電源から負荷に適切な電圧を印可するブリッジ回路より難しい。前者の三相回路に関しては  $DQ$  変換を使うことでシンプルにできる。また、交流電源につながっていると何が違うのかを考えるには、単純に  $(u_u, u_v, u_w) = 0$  とすれば分かりやすい。3.4 章で紹介したブリッジ回路では負荷電圧 0（還流モード）のときは負荷とダイオードの間を電流が還流し直流電源と負荷間でエネルギーの行き来はない。一方、コンバータで  $(u_u, u_v, u_w) = 0$  としてしまうと、図 34 中の変圧器二次側電圧  $(v_{2u}, v_{2v}, v_{2w})$  の間に電位差ができてしまうため、交流電源からエネルギーの流入が起こる。コンバータで交流電源からエネルギーをとらず直流電源を充電しないという状態をつくるには、 $(u_u, u_v, u_w) = (v_{2u}, v_{2v}, v_{2w})$  とする必要がある。つまり変圧器二次側電圧の計測が必要であることがこの時点で分かる。もちろん変圧器一次側電圧を計測して巻数比をかけてもよい。

図 35 は三相 AC/DC コンバータの制御ブロック図である。ここでは、直流電圧を  $V_{DC,ref}$  に、力率を 1 にそれぞれ制御すると仮定する。左上のブロックは直流電圧  $V_{DC}$  のフィードバック制御部で指令値との差分  $V_{DC,ref} - V_{DC}$  を PI 補償器の入力とする。真ん中のブロックは力率のフィードバック制御部である。この時、計測し






図 35: 三相コンバータのフィードバック制御。「PI」はPI補償器のことである。

た三相交流電流 ( $i_u, i_v, i_w$ ) を  $DQ$  変換を使って ( $i_d, i_q$ ) に変換したものをフィードバックする。力率1運転にフィードバックするので無効成分の指令値  $i_{q,ref}$  を0とする。そして有効成分の指令値  $i_{d,ref}$  として直流電圧フィードバックのPI補償器の出力を使う。この力率フィードバック部の二出力を二次元ベクトルとしそれを  $DQ$  逆変換 (式 27) したものをコンバータ交流側電圧 ( $u_u, u_v, u_w$ ) とする。一旦 ( $u_u, u_v, u_w$ ) が得られたら、それらを第3.5章で紹介したPWM法によりパルス幅情報すなわちスイッチのON/OFF信号に変換することができる。ところで、真ん中上のブロックが有効電力のフィードバック部であるが、PI補償器出力に変圧器に二次側電圧実効値  $v_{2,rms}$  を加えている。この項が必要な理由は、PI補償器の出力が0のときを考えると分かりやすい。PI補償器の出力が0ということはフィードバック不要なので、系統とエネルギーのやりとりをしないということである。この時、項  $v_{2,rms}$  のみが有限の値として右の  $DQ$  逆変換のブロックに到達する。ベクトル  $^t(v_{2,rms}, 0)$  に

$DQ$  逆変換を施すと、

$$\begin{pmatrix} \frac{\sqrt{2}}{\sqrt{3}}v_{2,rms} \sin(\phi) \\ \frac{\sqrt{2}}{\sqrt{3}}v_{2,rms} \sin(\phi - \frac{2}{3}\pi) \\ \frac{\sqrt{2}}{\sqrt{3}}v_{2,rms} \sin(\phi + \frac{2}{3}\pi) \end{pmatrix} \quad (28)$$

が得られる。これは変圧器二次側電圧に他ならない。すなわち  $(u_u, u_v, u_w) = (v_{2u}, v_{2v}, v_{2w})$  とすることにより交流側リアクトルの印可電圧を0とし、コンバータ交流側電流 ( $i_u, i_v, i_w$ ) が増減しないようにしている。したがって、項  $v_{2,rms}$  は必要であることが分かる。実際、私のグループでも三相AC/DCコンバータの試験のステップとして、PI補償器の定数などをすべて0としたときAC/DCコンバータのスイッチングを始めても充電されない（もしくは充電が遅い）ことを確認する項目を設けている。

## 6 IGBT (Insulated Gate Bipolar Transistor)

### 6.1 IGBTの端子

本章ではこれまで理想スイッチとして扱ってきた半導体スイッチの一つIGBT(Insulated Gate Bipolar Transistor)の使い方等について紹介する。図36に示すようにIGBTには三種類の接続端子がある。上側のCをコレクタ、下側のEをエミッタ、そしてGをゲートと呼ぶ。GE間に15V程度の電圧を印可するとCE間が導通する。この時の電圧閾値は素子のデータシートに必ず記載がある。図37はJ-PARC MRの主電磁石電源で使用されているIGBTの写真である。下部に付いている基板はIGBTではなく、ゲート信号を生成するためのボード (第7.2章で解説) である。ゲート端子はこのボードの下にある。上下の三つの穴がそれぞれコレクタ端子、エミッタ端子に対応する。端子が三つある






図 36: IGBT の接続部。C はコレクタ、E はエミッタ、G はゲートと呼ぶ



図 37: J-PARC MR の新主電磁石電源で使用されている IGBT

のは、本素子は三つの IGBT をモジュール化しているからである。

## 6.2 IGBT の特性

IGBT を使用するとき、理想スイッチとの違いで考慮する必要があるのが、「ON/OFF 時間が実際には 0 でないこと」、「導通時でも電圧降下があること」の二点であろう。この違いは、回路シミュレーションと実測がわずかにずれるという問題にとどまらず、実際にハードウェア設計に大きな影響を与える。図 38 に IGBT を OFF するときのコレクタ電流  $I_C$  とコレクタエミッタ間電圧  $V_{CE}$  の時間変化の簡易的なグラフ

を示す。OFF 時には、コレクタ電流が  $I_C$  が下がり始めると同時に CE 間電圧  $V_{CE}$  が上昇し始めるので、電流と電圧が同時に 0 でない時間帯ができる。このとき、消費電力が発生するので発熱がある。同様の現象が IGBT の ON 時およびフリーホイールダイオードが逆バイアスになる瞬間（逆回復時）にも起きる。これらの発熱 [J] はそれぞれターンオフ損失  $E_{OFF}$ 、ターンオン損失  $E_{ON}$  および逆回復損失  $E_{RR}$  としてデータシートに記載が必ずある。また、導通時の電圧




図 38: IGBT を OFF するときのコレクタ電流  $I_C$  とコレクタエミッタ間電圧  $V_{CE}$  の時間変化。

降下に関しても、CE 間に電流が流れている最中の電圧であるから、当然発熱がある。これに関しても IGBT 電圧降下  $V_{CE(SAT)}$  とダイオード電圧降下  $V_{EC}$  がそれぞれデータシートに記載されている。

## 6.3 IGBT モジュールの発熱計算

それでは実際に IGBT の発熱を計算してみよう。ここでは実際に J-PARC MR の新電源で使用する単相ブリッジ回路を二象限動作させる場合について考える。J-PARC MR の新電源の単相ブリッジ回路にはすべて同じ IGBT モジュールが使用されている。したがって、半分はダイオードとして使用している。ブリッジ回路（図 20 参照）片側だけ (leg などと言う) に着目すると、二象限動作の場合は図 39 のように二通り

の電流経路しかないことが分かる。上モジュール




図 39: 二象限動作であり得る電流経路

ルはIGBTのみを下はダイオードのみに電流が流れるから、以下をモジュール毎に考慮すればよい。

上モジュール IGBT のターンオン・オフ損失および IGBT 導通損失

下モジュール ダイオード逆回復損失および導通損失

また、この発熱計算に必要な IGBT モジュールの特性を表 1 に示した。実際にはこれらのパラメータは定数ではなくコレクター電流  $I_C$  に依存し、その依存性もデータシートにグラフで記載がある。そこで、そのグラフを以下のように線形近似した。

$$\begin{aligned} V_{EC}(I_C) &= 0.00139I_C + 1.4 \\ V_{CE}(I_C) &= 0.00222I_C + 1.5 \\ E_{ON}(I_C) &= 0.00094I_C + 0.3 \\ E_{OFF}(I_C) &= 0.00125I_C + 0.4 \\ E_{RR}(I_C) &= 0.00067I_C + 0.2 \end{aligned} \quad (29)$$

これらを使うと上モジュールと下モジュールの損失は、

$$\begin{aligned} &(E_{ON}(I_C) + E_{OFF}(I_C))f \\ &\quad + I_C d V_{CE, SAT}(I_C), \quad (30) \\ &E_{RR}(I_C)f + I_C(1 - d)V_{EC}(I_C) \end{aligned}$$

表 1: J-PARC MR で使用する IGBT モジュールの損失に関するパラメータ

パラメータの種類	値	単位
IGBT 電圧降下 $V_{CE(SAT)}$	3.5	V
ダイオード電圧降下 $V_{EC}$	2.5	V
IGBT ターンオン損失 $E_{ON}$	1.7	J
IGBT ターンオフ損失 $E_{OFF}$	1.9	J
ダイオード逆回復損失 $E_{RR}$	1.6	J

のように表せる。ここで  $d$  および  $f$  は、IGBT のオン時間の割合（デューティー比）およびスイッチング周波数（J-PARC MR の新主電磁石電源は 1 kHz）である。コレクター電流  $I_C$  は加速器の運転パターンによる電磁石電流  $I_{out}$  から決められる。また、デューティー比は第 3.5 章に述べたように、ブリッジ回路の出力電圧  $V_{out}$  を使って  $d = \frac{V_{out} + V}{2V}$  で表せる。 $V_{out}$  は電磁石電流  $I_{out}$  と磁石の負荷定数から求められる。図 40 に J-PARC MR の新電磁石電源の電磁石電流とデューティー比を示した。図 40 の数値を式 30 に代入して計算した上モジュールと下モジュールの損失の時間変化を図 41 上下に示した。グラフでは、IGBT スイッチング（ダイオード逆回復）時のロス、導通時のロスおよび合計をそれぞれ示した。IGBT の平均損失は 1135 W、ダイオードは 370 W であった。

## 6.4 ジャンクション温度推定

これから IGBT モジュールの冷却について議論していくが、通常 IGBT モジュール毎に個別で冷却するわけではなく、適当な回路の単位毎にユニット化して冷却するのが普通である。図 42 に J-PARC MR の新電磁石電源の IGBT ユニットの回路図を示す。ブリッジ回路の 1 leg をユニットとし、IGBT モジュールを二並列で使っ





図 40: J-PARC MR の運転パターン（電流と IGBT のデューティ比）





図 41: IGBT モジュールの損失の時間変化。上モジュールと下モジュール

ているため、ユニット当たり IGBT モジュールを 4 つ使っている。この 4 つの IGBT モジュールを一枚の水冷ヒートシンクで冷却する。このユニット内の、IGBT モジュール内半導体、モジュールケース、放熱グリスおよび水冷ヒートシンクの熱的接触を現したものを図 43 に示した。ちなみに図 41 で示した損失の時間は、モジュール一個当たりのものである。まず、ヒートシンク温




図 42: IGBT ユニット




図 43: IGBT ユニット内の熱的接触

度を計算する。ヒートシンクは熱容量が大きい  
ため、連続でパターン運転を行えばいずれ温度  
が一定になると仮定する。モジュール四個分の  
平均損失は、 $1135 \times 2 + 370 \times 2 \sim 3000$  [W] と表  
される。また、このユニットの水冷ヒートシン  
クの熱抵抗は 2.5 K/kW である。このことから、  
ヒートシンクの温度上昇は 7.5 K であることがわ  
かる。次に半導体のジャンクション温度の時間変

化とピーク温度を推定する。ジャンクション温度  
は半導体が安定に動作する温度の上限で IGBT  
モジュールでは  $125^{\circ}\text{C}$  とされている。この値は  
半導体の物質自身によるので、異なる IGBT モ  
ジュールでも推奨値にそれほど差はない。この  
ジャンクション温度を超えないように冷却系や  
定格電流を設計する必要がある。ジャンクショ  
ン-ケース間およびケース-ヒートシンク間（サー  
マルグリス）の熱抵抗および過渡熱特性（すべ  
てデータシートに記載あり）から、図 44 のよう  
な伝達モデルを作成し、各モジュールのジャン  
クション温度を計算する。熱源を電流に、熱抵抗  
を抵抗に、温度を電圧に置き換えると、損失の  
時間変化（図 41）電流源として電気回路シミュ  
レーターで温度上昇を計算することができる。ま  
た、熱モデル（図 44）中の静電容量の値はデー  
タシートの過渡熱曲線を上手く再現するように  
選ぶ。温度が最大に上昇する場合を計算するた




図 44: IGBT ユニットの熱計算モデル

め、ユニット内のモジュール間の電流のアンバ  
ランス（図 45）を仮定した場合も計算する。メー  
カーによると、2 並列接続時の電流アンバラン  
スは  $32\% \Delta V_{CE(SAT)}$  と表せる。今回の計算では、  
 $\Delta V_{CE(SAT)}$  として  $V_{CE(SAT)}@300\text{ A} = 2.25\text{ V}$   
をそのまま使用した。（100 % エラー）。このと  
き、分流アンバランスは 72 % になる。これらを  
考慮して図 41 で示した損失波形を図 44 の熱モ  
デルに熱源として代入し、IGBT とダイオード

のジャンクション温度（ヒートシンク温度からの差分）を数値計算したものをそれぞれ図 46 および 47 に示した。アンバランスありの時のピーク値で IGBT で 40 K 程度、ダイオードで 25 K 程度の温度上昇があることがわかる。冷却水温度が  $30^{\circ}\text{C}$  と仮定すると、先の計算でヒートシンク温度は  $37.5^{\circ}\text{C}$  となるので、ジャンクション温度は IGBT で最大  $77.5^{\circ}\text{C}$ 、ダイオードで最大  $62.5^{\circ}\text{C}$  程度と計算でき、上限の  $125^{\circ}\text{C}$  より低く設計できていることが分かる。




図 45: 並列に接続された IGBT モジュールに流れる電流にはアンバランスがある。これは電圧降下  $V_{CE(SAT)}$  のばらつきに比例して大きくなる。

図 46 および 47 に示したジャンクション温度の時間変化の波形でもう一つ非常に重要な点がある。それは、ヒートシンクが温度一定になると仮定したのに対して、ジャンクション温度は電磁石電流パターン（運動量パターン）の周期で変動しているということである。これは、J-PARC MR の 1 秒～5 秒程度の周期が非常に遅いので温度が追従してしまうからである。これを熱サイクルとよび、通算の熱サイクル数には上限がある。IGBT モジュールでは半導体とケースの電極をワイヤーボンディングで接続しているが、ワイヤーと半導体で熱膨張の度合が異なるので、温度が周期的に変化すればワイヤーと半導体の




図 46: IGBT のジャンクション温度の時間変化  
青がアンバランスあり、緑が無し（ヒートシンク温度  $T_f$  からの差分）。




図 47: Diode のジャンクション温度の時間変化  
青がアンバランスあり、緑が無し（ヒートシンク温度  $T_f$  からの差分）。

間の応力が周期的に変化する。これによりあるサイクル数を超えるとワイヤーが半導体から外れてしまう。何サイクルが故障の目処かというのは、当然ジャンクション温度の変動幅に依存する。例えば、IGBT の側だとその変動幅  $\Delta T_j$  は 30 K 程度であることが分かる。半導体メーカーは  $\Delta T_j$  と故障率 1 % になるサイクル数のグラフを提供しているので問い合わせるとよい。また、同じ型番でもワイヤーボンディングを増やし熱サイクル耐量を大きくしているものがある場合もある。

## 7 ゲート回路、各種計測

### 7.1 スイッチング電源の泣き所




図 48: 単相ブリッジ回路の還流モードと回生モードの時の各所電圧

図 48 に単相ブリッジ回路の還流モードと回生モードの時の各所電圧をそれぞれ示した。この動作自体は第 3 章すでに述べたが、その時は負荷の両端に印可される電圧のみに注目してきた。今回は直流電源 V の N 側とアース間の電位に着目する。この電位は右下の IGBT のエミッタ電位とも等しいこともここで言及しておく。接地は負荷の左側でとると仮定する<sup>3</sup>。その場合、直流電源の N 側とアース間の電位は 0 と -V の電圧をパルス的に繰り返すことが分かる。このとき、直流電圧の計測や IGBT の制御のために

<sup>3</sup>あくまで簡略化のための例である。J-PARC MR では負荷の中心を接地している。

GE 間に電圧を印可することを考える。通常の机上でできる電子回路の開発であれば、「プローブで当たる」とか「パルスジェネレータとつなぐ」といった簡単な作業に当たるが、これは基準電位をすべてアースにしているからできる作業である。一方、この回路の場合、対象となる基準電位がすでに決まっていしかもそれが高圧で変動しているため、計測や信号入力 of 制御系との電氣的絶縁は必須である。読者は「低圧弱電の電子回路でもノイズ対策等のためにある回路だけ電氣的に絶縁することはある。」と思うかもしれないが、その絶縁とは根本的に違う。なぜなら、低圧電子回路のノイズ対策的な絶縁は殆どの場合、対称回路の電位を浮かせて不定にしているだけであるが、本回路の絶縁は対称の基準電位がアースに対して振幅  $\bigcirc\bigcirc$  周波数  $\times$  で変動するというのは明確に分かっているため、耐圧などの絶縁性能がきちんと定義されるからである。このため、低圧電子回路でありがちな、「浮かした方がよいがアースに落としても動くことは動く」などということは絶対に起こらない。本章では、ゲート回路や計測器がどのように絶縁しているか例をあげて説明する。

### 7.2 ゲート生成回路




図 49: ゲート生成回路の例



図 49 はゲート生成回路の例で、図 37 で IGBT 下部の上に取り付けられている基板に相当する。まず、信号に関しては光信号入力とすることで、制御回路と電氣的に絶縁している。では、電力供給はどのように行われているのだろうか。本回路では、回路上の DC/DC コンバータによりゲート駆動に使うトランジスタの電源を供給しているが、実はこの DC/DC コンバータが絶縁の役割をはたしている。読者は絶縁できる DC/DC コンバータに心当たりはないだろうか。第 3 章で紹介したフライバックコンバータやフォワードコンバータに変圧器が使われていたのを思い出してほしい。一、二次巻線間の絶縁耐圧として、図 48 の電圧  $V$  より十分大きな電圧値をもった変圧器を選定すればよい。このように、現状使われている積極的な絶縁は変圧器と光信号によるものである。絶縁とは関係ないがゲート回路には DC/DC コンバータが二つあり、一つは 15 V 程度でもう一つは 10 V 程度であることが多い。前者の 15 V は IGBT ターン ON 時の  $V_{GE} \sim 15 \text{ V}$  に対応している。そして、多くのゲート回路でターンオフを確実にするために、オフ時に  $V_{GE} \sim 0 \text{ V}$  とするのではなく  $V_{GE} \sim -10 \text{ V}$  とする手法が採用されている。こちらも絶縁とは関係ないが、トランジスタの出力のゲート抵抗  $R$  について言及しておく。IGBT は入力容量とよばれる静電容量 ( $C_{ies}$ ) がゲート-エミッタ間にあるので、ゲート抵抗  $R$  を調整すれば、立ち上がりの時定数  $C_{ies}R$  が決めることができる。ただし時定数が小さいほど瞬間的なドライブ電流  $\frac{dQ}{dt} = C_{ies} \frac{dV}{dt}$  が大きくなるので、トランジスタの選定にも注意が必要である。さらに、ターンオフ時間とターンオン時間を別々に設定するために、図 50 のようにダイオードを挿入して電流の向きによって違う抵抗値を経由するようにゲート回路を設計する場合もある。

絶縁変圧器、ゲート抵抗、ドライバなど設計




図 50: ダイオードを挿入し電流の向きによって違う抵抗値に設定できる。

すると大変なゲート回路であるが、実際にはよく知られたメーカーの IGBT モジュールであれば、そのモジュール専用のゲート回路基板がどこかで販売されていることも多い。ゲート基板の設計や IGBT モジュールの選定前によく調査することをお勧めする。

### 7.3 電圧計測器




図 51: 電圧計測器の回路例

図 51 はある電圧計測器の簡略化した回路図である。左側の端子が測定対象となる高電圧  $V_1$  である。この回路では一次巻線に小電流  $i_1 = V_1/R_1$  を流してコアに作られる磁束を HALL 素子で計測し、その磁束が 0 になるように二次巻線に電流を流す（フィードバック）。そのとき、二

次巻線の電流を  $i_2$  とすると、これと一次巻線電流  $i_1$  の関係は  $i_2 N_2 = i_1 N_1$  で与えられるから、この回路の出力電圧は  $V_2 = i_2 R_2 = \frac{N_1 R_2}{N_2 R_1} V_1$  で与えられる。一、二次巻線間の耐電圧を十分に大きく取れば、制御回路で  $V_2$  を測定し、係数  $\frac{N_1 R_2}{N_2 R_1}$  をかけることで  $V_1$  を得ることができる。

実は一、二次巻線間の耐電圧の決め方は自明ではない。それを J-PARC MR 新電源のトラブル例で説明しよう。J-PARC MR では 1700 V 付近の直流電圧の計測器として、図 51 と同じ回路方式のものを採用した。したがって、図 48 よりブリッジ回路-アース間の電圧はパルス高が 1700 V で周波数は 1 kHz となる。そこで、一、二次間の耐压試験として 4200 V、50 Hz<sup>4</sup> で一分間の耐压試験にパスしたものを選定した。周波数がだいぶ違うが 2.5 倍の試験電圧は十分だと考えたからだ。しかし、この製品は 2 週間から 1 か月連続で運転を行うと絶縁破壊を起こし動作しなくなった。また、新品に交換してもこの現象は再現することが分かった。そこで、9000 V、50 Hz で一分間の耐压試験をパスした同じメーカーの別の製品に交換した。その後、一年以上運転を続けているが故障は起きていない。このように、一般製品の試験条件が我々の運転条件と必ずしも一致しないので注意が必要である。できるだけ我々の運転条件で試験するなり仕様を決めることが望ましいが、特注品である加速器電源すべてのパーツにおいてそれをやることは現実的ではない。何万個も売れる自動車や電化製品ではその試験コストを吸収できるが、数個～100 個程度の電源ではそれができない。私のグループでは、パワー回路に使われるコンデンサ、変圧器、IGBT ユニットに関しては、どのみち特注品なので、我々の運転条件でシミュレーションを行い仕様を決めているが、その他の一般製品に関しては、製品の試験条件と我々の運転条件を比較して、最後は決断するしかない

<sup>4</sup>一般製品の耐压試験は 50 Hz などの商用周波数もしくは直流で行われている。

い。もともと電車のコンバータなどの大容量の IGBT 電源を作っており、部品選定に関してノウハウのある巨大メーカーであれば研究側が悩むようなことはないが、それはべらぼうにコスト高になっていることを理解しておいたほうがよい。さらに、あまりノウハウがないメーカーとコスト安で電源をつくることになっても、このような決断を迫られる部品はあまりないので、たとえ後で部品選定しなおすコストを含めてもコスト安で作ってみるメリットのほうが大きい。

## 7.4 電流計測器




図 52: 電流計測器の回路例

気づいている読者はいると思うが、図 51 の電圧計測回路は電流計測回路としても使うことができる。それを示したのが図 52 である。図 51 の電圧計測回路の一次巻線を外し、代わりにコアの中空に電流を測りたい箇所の電線やバスバーを通す。このとき測定対象の電流路を  $N_1 = 1$  の一次巻線とみなすことができる。図 52 では

抵抗を使って電圧値を信号として出しているが、高精度用では二次側巻線をそのまま出力とする状態で購入し、その電流信号を別途準備した温度コントロールされた抵抗で受けて (ADC などの) 測定器の直前で電圧に変換することが多い。また、電磁石電源の電流値は数千 A のものもある一方で、二次側の制御回路側は最大でも 1 A 程度にしたいので、ふつう二次巻線数は大きくなる。

## 7.5 更なる絶縁




図 53: 直列に接続したブリッジ回路

次にブリッジ回路を図 53 のように直列にした場合を考える。これは実際にあり得るアプリケーションで、J-PARC MR の新電源は 1700 kV の IGBT ユニットの組み合わせで構成して

いるが、最大のものでは IGBT ユニットを六直列にして使用する。この場合、アースに対する IGBT ゲートのエミッタ電位などは直列数の分だけ大きくなる。この時単純に考えれば、ゲート回路の DC/DC コンバータや計測回路に使用されている変圧器の一、二次巻線間の耐圧としてあり得る最大の直列数まで大きいものを選定する、という選択肢が思いつく。当然、この選択肢は正しいし、そういう設計の電源も実際にはある。しかし、J-PARC MR の新主電磁石電源は IGBT ユニットを 1 直列で使用するものもあれば、6 直列のものもあり、電源毎に耐圧の違う部品を使うのは設計や試験のコストがかかるし、すべてに 6 倍の耐圧を持たせた部品を使うのも同様にコスト高である。また、市販で売られている特定 IGBT モジュール専用のゲート回路は IGBT の定格電圧すなわち一直列分しか耐圧を考慮していないものが殆どであり<sup>5</sup>、多直列にしたときの電圧で耐電圧を持たせようとするとゲート回路自身を新たに設計する必要がある。そこで J-PARC MR の新主電磁石電源では、ゲート回路や計測回路は一直列分の耐電圧のもので設計し、基準電位をアースではなくゲートドライブや計測の対象となるブリッジ回路の内の電位を基準電位としている。つまり、図 49 のゲート生成回路図の外部直流電源や図 51 の電圧計測回路の二次側の計測電圧の基準をアースから浮かせる。そして浮かせた回路への電源供給は AC200 V 50 Hz の商用電源から絶縁変圧器を経由させて行う。したがって、この絶縁変圧器だけは必要直列数分の耐電圧を有していなければならない。J-PARC MR の新主電磁石電源の具体的な回路を図 54 に示した。この図で ACDC と表示されたものは最も汎用的なスイッチング電源のことで、これらが図 49 などの外部直流電源に相当する。同様の外部直流電源が、電圧計測回路 (図 51) や電流計測回路 (図 52)

<sup>5</sup>メーカーは IGBT を何直列で使うかなどは知らないで、当然といえば当然だろう。

およびそれを取り込む ADC 回路などにも必要である。左側の「絶縁変圧器」が先に述べたアースとブリッジ回路の絶縁の役割を果たす変圧器で、右側の「ノイズ除去用変圧器」は、本題である耐圧を持たせるための絶縁ではなく、ゲートドライブ系と測定系で基準電位端子を一旦分けるためのものである。この手法では、最終的には同じブリッジ回路に関するゲートドライブ系と測定系の基準電位は同じになるが、ある程度の長さの電線を経由して接続されるのでノイズ（特に高周波）除去効果はあると考えている<sup>6</sup>。

## 8 高精度電流制御

これまでの章は一般の電気回路やスイッチング電源に全般について述べてきた。実際の加速器電源も一般的な電源の知識でほとんどの部分を設計し運用することができる。図 55 に J-PARC MR 新主電磁石電源の主回路（IGBT ブリッジ回路一直列バージョン）と制御装置の関係の概略図を示した。一般の電源と異なる唯一の点は、「非常に高精度の出力電流がいる」という点であろう。これを達成するために私のグループで開発する電源では、以下の三点に注力している。

- ADC ボードの温度コントロールおよびデジタル回路との電氣的絶縁（図 55 上①）
- 主回路と制御装置の電氣的絶縁（図 55 上②）
- 学習制御による電磁石電流の追従誤差の補正（図 55 上③）

本章ではこれら三項目について解説する。

### 8.1 磁石電流計測用 ADC ボード

J-PARC MR の新主電磁石電源は、私のグループで開発した 24 ビットの ADC ボードを

<sup>6</sup>が、実際のところどうなのかはわからない。

電流フィードバック用の計測に用いる。本ボードアナログ側の最上流には、アルファ社の高精度  $1\ \Omega$  抵抗（バーデン抵抗）が付いており、図 52 で紹介した電流計測回路の電流出力を受けて電圧信号に変換する。変換された電圧信号は搭載 AD チップである TI 社 ADS1672 でデジタル化される。AD ボード自体の開発や設計に特殊なことはなく、AD チップや抵抗も入手が容易な製品であるし、回路設計も TI 社 ADS1672 の評価ボードとほとんど同じ設計である。重要なのはむしろ AD ボードの使い方であり、二点の考慮すべき事項がある。

まず、AD ボードより下流のデジタル回路からのノイズ混入をできるだけ防ぐ必要がある。定性的ではあるが、デジタル回路はアナログ部に比べて電圧も高く（ $\sim 3\text{ V}$  程度）、変化もパルス的であるし、DSP や FPGA ボードは消費電力が大きい大電力（ $\sim 1\text{ W}$ ）で高速（ $\sim 1\text{ MHz}$ ）のスイッチング電源 IC を使用しているので、自らはノイズに強いが外部に大きなノイズを出す可能性がある。そこで、開発した AD ボードのデジタル側の入出力（クロックやデータなど）は全て光信号とした。また、基板に供給する電源もアナログ部は半導体スイッチを使っていないリニア電源を使用し、消費電力やコストの都合上スイッチング電源を使わざるを得ない FPGA 搭載のデジタル回路ボードなどとは基準電位端子を分け、別々の経路でアースに接続している。具体的な配線は図 56 を参考にされたい。

もう一つ、注意が必要なのはバーデン抵抗と AD チップの温度依存性である。データシートによると、我々が採用しているバーデン抵抗の抵抗値および AD チップの AD 変換ゲインの温度依存性はそれぞれ、 $2.5\text{ ppm/K}$  および  $2.0\text{ ppm/K}$  である。J-PARC MR の主電磁石電源では、安定度を  $10\text{ ppm}$  以下程度にすることが望ましいので、AD ボードの温度変化は  $2.0\text{--}2.5\text{ K}$  程度に抑えなければならない。我々の電源棟の温度は




図 54: 各ブリッジ回路に付随するゲート回路や計測器の基準電位の取り方や電源の絶縁の仕方

それ以上に変動するので、実際には、図 57 のような恒温チェンバーに AD ボードを収納している。この恒温チェンバー内では、バーデン抵抗のヒートシンク付近の温度を PT100 の電圧を使ってペルチェ素子にフィードバックしている。ペルチェ素子自体もバーデン抵抗のヒートシンク付近に取り付けられているので、実際にはバーデン抵抗の温度を制御していると言ってよい。ただし、基板は断熱材で覆っているので、最終的には AD チップ周りの空気温度も周囲温度とバーデン抵抗温度の間に落ち着く。この恒温チェンバーにより、バーデン抵抗の温度およびチェンバー内の空気温度の変化を要求の範囲以内に抑えられる。最初の注意点にも関連するが恒温チェンバーもアナログ回路がある AD ボードに接触するので、恒温チェンバーの温度フィードバック回路には図 58 のようにアナログ素子のみが使用されている。温度指令値は高精度可変抵抗で生成し、実温度 (PT100 の電圧) との差分

にはホイットストンブリッジ回路を用いている。補償器としてはオペアンプで PI 制御器を実装した。当然、供給電源もリニア電源である。

## 8.2 主回路と制御装置の電氣的絶縁

第 8.1 章でアナログ回路とデジタル回路を分離することについて述べた。この考え方を拡張し、J-PARC MR の新主電磁石電源ではパワー回路とコントローラの電氣的絶縁に関しても徹底した設計になっている。図 59 はパワー回路とコントローラの接続部 (図 55 の②で示された箇所) の詳細図で、図 59a が三相 AC/DC 回路とコントローラの接続、図 59b が単相 DC/DC 回路とコントローラの接続をそれぞれ図示したものである。IGBT のゲートを光信号として送ることは、第 7.2 章で述べたので既知だが、その信号の他にコントローラはパワー回路のステータス (警報の種類) やインターロック信号




図 55: J-PARC MR 新主電磁石電源回路図と制御






図 56: アナログ回路とデジタル回路の分離




図 57: AD ボード用恒温チェンバーの断面図





図 58: アナログ回路による温度フィードバック回路

(異常検知後自動生成される電源停止信号)を受信しなければならない。これらもすべて光信号


となるように設計している。三相 AC/DC 回路と単相 DC/DC 回路は殆ど同じ思想でつくられているが、三相 AC/DC 回路のフィードバックに使用する三相交流電圧、電流などの計測値はパワー回路の盤内で AD 変換されて光信号でコントローラに送信する。これは、高精度が要求される単相 DC/DC 回路の磁石電流計測にくらべて、三相 AC/DC 回路が担当する電力制御や直流電圧制御はそれほど精度が要求されず、AD 回路の温度コントロール等が必要ないからである。そのため、三相 AC/DC コンバータ用の AD 回路ボードは精度は 16 ビットで、多チャンネル入力 (8ch) のシリアルデジタル光出力とし、精度は磁石電流計測に劣るが、多種のデータを少ないインターフェースでコントローラに送れるようにした。

### 8.3 学習制御

高精度出力電流はフィードバック制御で行うことを第 4 章で述べたが、一方で有効な周波数帯域を限定しなければならない。望みの電流が直流であれば何れ安定するが、J-PARC MR のようなシンクロトンの主電磁石の場合、電流指令値を陽子の運動量に合わせて変化させなければならない。したがってフィードバック制御では、加速開始の電流指令値が急峻に変化する時間帯には、多少なりとも電流指令値と実電流にずれが生じる。これを追従誤差 (Tracking Error) 等と呼ぶ。これを減らすために、図 60 のような制御ブロック図を考えてみる。そして、この図内の  $V_{Ideal}$  が  $V_{Ideal} = ZI_{ref}$  を満たす理想的な電圧波形だと仮定する。この場合、常に  $I_{ref} - I_{out} = 0$  となり補償器に何も入力されない。すなわち、フィードバック部はインピーダンスの温度依存などによるずれのみを補償し、追従特性などを考える必要がなくなるので、限定された帯域でも理想的なパタン電流を出力することができる。では、理想的な電圧  $V_{Ideal}$  を得ることはできるだろう



(a) 三相 AC/DC 回路とコントローラの接続



(b) 単相 DC/DC 回路とコントローラの接続

図 59: 主回路とコントローラの接続




図 60: フィードフォワードとフィードバックの併用

この制御ブロック上のインピーダンス  $Z$  は純粋な電磁石のインピーダンスではなく、図 26 のような出力フィルターやケーブル容量を含んだ時の電流から電圧への伝達特性を表すものなので、前もって精度よく知ることは難しい。そこで、フィードバック制御の時の式 18 を以下のように変形する。

か。理想的な電圧を知るためにはインピーダンス  $Z$  を知る必要があるが、以前に述べたように、

$$Z(s) = G(s) \frac{(I_{ref} - I_{out})}{I_{out}} \quad (31)$$

ここで、 $G(s)$  は式 20 で表せる PI 補償器だと仮定して、式 31 右辺を時間ドメインに変換する（ラプラス逆変換）と以下のように書ける。

$$K_P \frac{I_{ref}(t) - I_{out}(t)}{I_{out}(t)} + K_I \int_0^t \frac{I_{ref}(t') - I_{out}(t')}{I_{out}(t')} dt' \quad (32)$$

この式 32 を  $Z(t)$  と置くと、主電磁石電源は全く同じ電流パターンを周期  $T$  で繰り返すので、定常状態になった後<sup>7</sup>の  $Z(t)$  は  $Z(t) = Z(t+T)$  を満たす周期関数となるので、一旦フィードバック制御のみで通電することでインピーダンスパターン  $Z(t)$  が取得できる。当然、式 32 よりパターン  $Z(t)$  は計測電流  $I_{out}$  を含むためノイズの混入がある。そこで、何周期分も  $Z(t)$  を取得して平均化を行い、これを  $\overline{Z}(t)$  とする。これに電流指令値パターンをかけて  $V_{Ideal}(t) = \overline{Z}(t)I_{ref}(t)$  を理想電圧パターンとして、図 60 の制御ブロックで通電する。これを反復的に行えば、最終的に追従誤差はノイズレベルまで低減できる。これを繰り返し学習制御などと呼ぶ。多少トリッキーなので、「本当か」と疑う読者もいるかもしれない。百聞は一見に如かずということで、実験結果を図 61 に示す。フィードバックのみで  $10^{-3}$  もあった追従誤差（300 A で規格化）が二回目の補正で  $10^{-5}$  以下に減らせている（ノイズに埋もれて見えないほどになっている）ことが分かる [2]。

## 9 デジタル制御

J-PARC MR の主電磁石電源ではデジタル制御を採用している。具体的な箇所は、図 60 の差分、加算、補償器の演算および第 3.5 章で述べた PWM 演算である。デジタル制御では、連続的なアナログ値  $x(t)$  を AD コンバータによって

<sup>7</sup>J-PARC MR の主電磁石電源は数パルスで定常状態になる。




図 61: 繰り返し学習制御による追従誤差の補正




図 62: サンプリングと同じ周波数の正弦波をサンプルした場合

離散的な数列  $x_n = x(t_n)$  に変換し、その数列に対して何らかの演算を行う。

### 9.1 サンプリング定理

サンプリング周波数  $f_s$  で同じ周波数の信号  $\sin(2\pi f_s t + \phi)$  をサンプルすると、

$$\begin{aligned} \sin(2\pi f_s \frac{n}{f_s} + \phi) &= \sin(2\pi f_s \frac{n-1}{f_s} + \phi + 2\pi) \\ &= \sin(2\pi f_s \frac{n-1}{f_s} + \phi) \end{aligned} \quad (33)$$

となり（ $n$  は任意の正の整数）、全てのサンプルで同じ値になる。つまり周波数  $f_s$  の信号が直流なのかの区別がつかない（図 62 参照）。このことから、サンプリング周波数に近い周波数の信号をサンプルすると不具合が起きることが理解できるだろう。実は、 $\frac{f_s}{2}$  をサンプリング周波数  $f_s$  でサンプルされる信号の上限周波数としな




図 63: 周波数  $\frac{f_s}{4}$  と  $\frac{3f_s}{4}$  の信号を  $f_s$  でサンプルした場合。

なければならない。これをみるために、信号

$$\sin(2\pi(\frac{f_s}{2} + \Delta f)t + \phi) \quad (34)$$

を周波数  $f_s$  でサンプルすることを考える。すると、

$$\begin{aligned} & \sin(2\pi(\frac{f_s}{2} + \Delta f)\frac{n}{f_s} + \phi) \\ &= \sin(n\pi + 2\pi\frac{\Delta f}{f_s}n + \phi) \\ &= -\sin(-n\pi - 2\pi\frac{\Delta f}{f_s}n - \phi) \\ &= -\sin(2\pi n - n\pi - 2\pi\frac{\Delta f}{f_s}n - \phi) \\ &= -\sin(2\pi(\frac{f_s}{2} - \Delta f)\frac{n}{f_s} - \phi) \end{aligned} \quad (35)$$

となり、周波数  $\frac{f_s}{2} + \Delta f$  の信号は、周波数  $\frac{f_s}{2} - \Delta f$  の信号と区別がつかないことが分かった。これをエリアシングとよぶ。例として周波数  $\frac{f_s}{4}$  と  $\frac{3f_s}{4}$  の信号を  $f_s$  でサンプルした場合を図 63 に示した。したがって、AD チップ周辺回路やサンプリング周波数の設計では、まず興味ある信号領域の倍以上にサンプリング周波数  $f_s$  を設定し、アナログ入力部に  $\frac{f_s}{2}$  以上の信号の混入をなるべく減らすために、AD チップ入力にローパスフィルタ（アンチエリアシングフィルタ）を挿入する。周波数帯にもよるが近年の手法は、興味ある領域よりも十分大きな  $f_s$  を使うことが多い。このようにすることで、AD チップ入力部のローパスフィルタは緩やかな特性でもエリアシングの影響を十分少なくできる。さらに、AD 変換後のデータを移動平均などの処理後にダウンサンプルすることで精度を上げることができる。

J-PARC MR の新主電磁石電源で使用している AD チップ ADS1672（TI 社製）は、「20 MHz でサンプル」→「デジタルフィルタによるノイズ除去処理（後述）」→「78.125 kHz にダウンサンプル」という一連の処理をチップ内で行っている。

## 9.2 デジタルフィルタ

次に AD 変換された離散データの処理の仕方を考える。単なる加減乗除なら離散データと連続データで何ら変わりはない。 $x(t)+y(t)$  を  $x_n+y_n$  などに置き換えればよい。また、以下のように積分演算も自明であろう。

$$\int_0^t f(t')dt' = \sum_0^n f(n\Delta T)\Delta T \quad (36)$$

ここで、 $\Delta T$  はサンプリング周期（サンプリング周波数  $f_c$  の逆数）である。注意点は、アナログで求めた積分ゲインに  $\Delta T$  をかける必要があることのみである。それでは、もう少し自明でない伝達関数は、離散化されたデータ列のどのような演算に対応するのだろうか。これを見るために以下の式で定義される  $z$  変換というものを導入する。

$$X(z) = \sum_{n=0}^{n=\infty} x_n z^{-n} \quad (37)$$

ここで、 $x_n$  は離散化されたデータを表す。次にその離散化データ  $x_n$  を無理くり  $x(t) = \sum_n x_n \delta(t - n\Delta T)$  として連続データとみなしラプラス変換すると、

$$\begin{aligned} X(s) &= \int_0^\infty x(t)e^{-st}dt \\ &= \int_0^\infty x_n \delta(t - n\Delta T)e^{-st}dt \\ &= \sum_{n=0}^{n=\infty} x_n (e^{-s\Delta T})^n \end{aligned} \quad (38)$$

となり、 $z$  変換の式 37 に対して  $z = e^{-s\Delta T}$  とおけばラプラス像が得られる。つぎに離散データ  $x_n$  および  $y_n$  を使って、以下のような差分方程式を考える。

$$y_n = \sum_{k=0}^n b_k x_{n-k} + \sum_{k=1}^n a_k y_{n-k} \quad (39)$$

両辺を  $z$  変換し、 $X(z) = \sum_{n=0}^{\infty} x_n z^{-n}$  および  $Y(z) = \sum_{n=0}^{\infty} y_n z^{-n}$  とおくと次が得られる。

$$Y(z) = H(z)X(z) \quad (40)$$

ここで、 $H(z)$  は、

$$H(z) = \frac{\sum_{k=0}^n b_k z^{-k}}{1 - \sum_{k=1}^n a_k z^{-k}} \quad (41)$$

と書ける。つまり  $H(z)$  が分かり、式 41 の形に書ければその係数  $a_k$  および  $b_k$  から差分方程式 (式 39) を得ることができる。例として、一次のローパスフィルタ

$$h(s) = \frac{1}{1 + \frac{s}{\omega_a}} \quad (42)$$

を差分方程式で書き下すことを考える ( $\omega_a$  はカットオフ周波数)。関係式  $z = e^{-s\Delta T}$  を使い、 $z$  変換に移ることを考えたいが、 $s = -\frac{\ln z}{\Delta T}$  だと複雑になるのでほとんどの場合以下で近似する。

$$s = \frac{2}{\Delta T} \frac{1 - z^{-1}}{1 + z^{-1}} \quad (43)$$

これを双一次変換とよぶ。この式 43 をローパスフィルタのラプラス像 (式 42) に代入すると、ローパスフィルタの場合の  $H(z)$  (式 41) が得られるはずである。その前に、式 43 は近似なのでアナログフィルタのカットオフ周波数  $\omega_a$  とデジタルフィルタのカットオフ周波数  $\omega_d$  の関係を求めておく。具体的には、左辺は  $s = i\omega_a$  とおき、右辺は  $z = e^{i\omega_d \Delta T}$  とおくと、

$$\omega_a = \frac{2}{T} \tan\left(\frac{\omega_d \Delta T}{2}\right) \quad (44)$$

となるので、カットオフ周波数  $\omega_d$  のデジタルフィルタが作りたければ、アナログフィルタ式 42 のカットオフ周波数  $\omega_a$  に式 44 を代入してから双一次変換 (式 43) を行う。これをプリワーピングと呼ぶ。これら一連の操作を一次のローパスフィルタ (式 42) に対して行うと

$$H(z) = \frac{b_0 + b_1 z^{-1}}{1 - a_1 z^{-1}} \quad (45)$$

とかけ、ここで各係数 ( $b_0$ 、 $b_1$  および  $a_1$ ) は以下のように表される。

$$\begin{aligned} b_0 &= b_1 = \frac{\tan\left(\frac{\omega_d \Delta T}{2}\right)}{1 + \tan\left(\frac{\omega_d \Delta T}{2}\right)} \\ a_1 &= \frac{1 - \tan\left(\frac{\omega_d \Delta T}{2}\right)}{1 + \tan\left(\frac{\omega_d \Delta T}{2}\right)} \end{aligned} \quad (46)$$

これらを使ってローパスフィルタの差分方程式は式 39 より、

$$y_k = b_0 x_k + b_1 x_{k-1} + a_1 y_{k-1} \quad (47)$$

となる。このような離散データ列を用いた差分方程式を全般にデジタルフィルタと呼ぶ。実際には、さまざまフィルタを考えられるが、J-PARC MR では積分制御 (式 36) かローパスフィルタ (式 47) の他は四則演算程度しか使っていない。

### 9.3 デジタル PWM

第 3.5 章で述べた PWM 制御をデジタルで行う方法は非常にシンプルで三角波を整数カウンタで構成すればよい。図 64 のように補償器の出力 (電圧指令値) とカウンタが同じになった時刻でゲートの ON/OFF 操作を行う。カウンタの最大数がスイッチング周波数と反比例する。

### 9.4 マイクロコントローラー

デジタル演算を行う IC の一つにマイクロコントローラー (マイコン) がある。通常マイコン




図 64: デジタル PWM。

には、データ送受信ポート、内部メモリ、ユーザー入出力およびCPUが標準装備されている。マイコンの場合、CPUに実行させるプログラム（のみ）をユーザーがカスタム化する。データ送受信のポート（ピン）および三線シリアルやUART（二線シリアル）といった規格が定義されている（データシートに詳しく記載）ので、それに従った送信方法しかできない。もちろん転送速度や受信データのビット数、個数などは変更できなければ不便なので、CPUから読み書きができるレジスタがいくつか設けられている。レジスタのアドレスがパラメータの種類で、そこに書き込むデータがパラメータの値となる。データは値によっては、クロックの極性などであれば0か1の二種類の場合、送受信のデータ長などであれば数パターン（8, 16, 24, 32 ビット）がある場合、転送速度などある程度連続的に設定できる（0～127 とか）場合などさまざまである。また、スイッチング電源専用のマイコンなどもあり、これであればデータ送受信ポートの




図 65: マイコン IC 内のブロック図

他に PWM 波形出力ポートが付いている。データ送受信ポートと同様にレジスタが設けられており、このレジスタをつかって、三角波のカウンターの最大数や三角波と指令値が等しくなった時の動作（ON か OFF か）などを決められる。図 65 に J-PARC MR の入射セプタム電源の制御に使用したマイコン（TI 社 C28346）の内部のブロック図を示した。左の受信ポートで電流値などフィードバックに使用する値を受信すると、DMA（Direct Memory Access）転送によりメインメモリ（内部 SRAM）に移される。DMA 転送終了後に CPU に割り込みをかけ、ISR1（Interrupt Service Routine）を起動する。ISR1 では、取り込んだ電流値などを補償器（デジタルフィルタ）で処理し結果を PWM 波形出力ポートのレジスタに書き込むという一連の操作を行う。その他の ISR2 や 3 は、UART ポートや GPIO（General Purpose IO）からのコマンドやトリガーにより実行にされる。これらのルーチンは入力の種類やポートに応じて、状態（ON か OFF かなど）を返したり、PWM 出力を開始および停止したりする。また、外部メモリ用のパラレルデータ送受信ポートがついており、このポートを使って第 8.3 章で述べた学習制御により作られた理想電圧パタンの読み書きを外部メモリに対して行っている。これらの他にプログラム実行ファ



イル保存用のメモリに書き込むポートや、外部の DAC などに送ってモニターするためのデジタル出力ポートがある。繰り返しになるが、我々が実装するのは CPU で実行するプログラムのみであり、自分で実装する部分は非常に少なく済むというメリットがある。一方で、周囲のブロック（フェリフェラル等という）が初めから実装されていて、それをどう使うかをそのプログラムで決めることはできるが、出力ピンを自在に変えたり、もともと実装された数以上に送受信ポートを増やしたりすることはできない。これはデメリットであると言えよう。

## 9.5 FPGA(Field Programmable Gated Array)

デジタル演算用 IC の他の選択肢として FPGA も候補になる。FPGA はロジックゲートが IC 内部に大量にあると考えればよい。読者の中には、NIM モジュールや TTL の汎用ロジック IC を大量に使ってトリガーを作った経験がある人もおられると思うが、FPGA ではそのような自前のデジタル回路を VHDL や Verilog-HDL といったハードウェア記述言語を使って IC 内に実装できる。したがって、最終的にはマイコンの制御ブロック（図 65）のようになるが、マイコンでは初めからハードウェア実装されていたシリアル通信や PWM 出力などを自分で実装しなければならないので、マイコンに比べて間違いなく開発者の労力が増える。しかし、IGBT ユニット数に対応して PWM 出力ポート数やフィードバック計測値の入力ポート数を可変することも可能なので、マイコンにくらべて柔軟性は増す。また、FPGA 上で動かすデジタル回路の高度化や産業システムへの導入に伴い、ハードウェア記述言語よりもユーザーフレンドリーな開発環境も登場しているので、二つ紹介しておく。一つ目は「IP コア」とよばれるもので、マイコンのフェリ

フェラルにあるような汎用的な規格（イーサネット、三線シリアル、UART）の通信ブロックや各種メモリコントローラ（DDR3、フラッシュメモリ、SD カード用）などは、コンパイル可能な形式で配布されている（一部アドバンストなものは有料）。図 66 はインテル<sup>8</sup>の qsys（キューシス）と呼ばれる開発ソフトのメイン画面で、四角で囲ったものが各 IP コアに対応する。これらの各 IP コアのポートを左横の点をクリックすることで接続していく。この図は J-PARC MR 主電磁石電源の FPGA 内部を表していて、たくさんの IP コアを使用している<sup>9</sup>が、実際にハードウェア記述言語で私が実装しているのは一つだけである。ちなみに、画面上の IP コアはメモリ（DDR3）コントローラ、下の IP コアはクロックのファンアウトの機能をそれぞれ有している。もうひとつは、Matlab/Simulink に代表されるモデルベース開発環境である。図 67 に Simulink を用いて GUI で作成した三相 AC/DC コンバータの制御システム（図 35 に対応する）である。このソフトの良い点は、あるパッケージを使えば GUI で作成した制御システムをそのままハードウェア記述言語に変換できる点である<sup>10</sup>。別の回路シミュレーション用パッケージと組み合わせて使えば、回路シミュレーションで使った制御ブロックがそのまま FPGA に実装可能な形式として使えるので、バグがない（圧倒的に少ない）状態で実際の通電試験を始めることができる。MR 新主電磁石電源の三相 AC/DC コンバータはこのソフトを使って FPGA 回路を設計した。

<sup>8</sup>最近 FPGA 大手のアルテラを買収した

<sup>9</sup>画面上には三つの IP コアしかないが、上にたくさんスクロールできることに注意されたい

<sup>10</sup>ただし、今の時点では、ハードウェア記述言語に変換するパッケージを使いこなすにはある程度ハードウェア記述言語を書いたことがある人でないと難しいのでは、という印象を持っている。しかし、Mathworks 側もそれは認識しているので、どんどん改善していくだろう。



## 9.6 J-PARC MR 新主電磁石電源のデジタル制御システム

J-PARC MR 主電磁石電源のデジタル制御システムには FPGA を採用した。図 68 にシステムの概要を示した [3]。本デジタルシステムは大きく 3 つのパートに機能分散した。左からパタン生成、メイン制御および PWM 制御の三つである。パタン生成部では、上位から設定した運動量パタンすなわち電流パタンを格納し、加速器のタイミングと同期して 20 bit のデジタル信号で次のメイン制御部に格納した電流パタンを送る。メイン制御部では、受信した電流パタンを電流指令値として、同時に受信している電流計測値（図 68 左下）を使って、差分や補償器演算などが行われ、補償器演算の出力は電圧指令値として PWM 制御部に送られる。PWM 制御部では、受信した電圧指令値と三角波の比較が行われ、IGBT のゲート用のパルスが作られる。第 7.2 章で述べたゲート生成回路（図 49）への入力のため、電気-光変換も PWM 制御部で行われる。また、PWM 制御部は VME クレートと VME カードから構成される。これにより、J-PARC MR の主電磁石電源のように電源によって IGBT ユニットの数が異なっても、VME カードの数を増減させることのみで対応でき、電源によって制御盤の設計を変更する必要はない。

## 9.7 SoC (System-on-Chip) FPGA Board

本章の最後に私が設計し、J-PARC MR 新主電磁石電源のデジタルシステム（図 68）でも使用され、他の用途にも汎用的に使用されつつあるデジタル回路基板を紹介しておく [4]。開発したボードのブロック図および写真をそれぞれ図 69 と 図 70 に示した。本ボードの高度機能 IC として、プロセッサ、メモリコントローラ、周辺機器（イーサネット、シリアルポートなど）

と FPGA が一つに統合された System-on-chip (SoC) FPGA を採用した（今後、前半のプロセッサ、メモリコントローラおよび周辺機器の部分はまとめてマイコン部と呼ぶこととする）。本ボードは多目的の多数のデジタル IO ポートと 4ch のアナログ出力を搭載し、個々の SoC FPGA の設定は SD カードもしくはオンボードフラッシュメモリからロードされる。また、一つのギガビットイーサネットポートも搭載しており、ネットワーク経由でのコミュニケーションも可能である。

我々は SoC FPGA としてインテル社の Cyclone V SX Soc ファミリの 5CSXC6 を採用した。本 IC の FPGA 部には、ALM (active logic modules) 41509 個、内部メモリ 5570 Kb、可変精度 DSP ブロック 112 個および 288 の多目的 IO ポートが、マイコン部にはデュアルプロセッサコア (ARC Cortex-A9 MPCore) およびハードメモリコントローラ等がそれぞれ搭載されている。まず、FPGA 部には各機器に特有の機能が実装されることを想定しており、特に電源制御、ビーム位置フィードバックおよびローレベル RF などのリアルタイム制御に適している。これは、FPGA 部では機能はハードウェア回路として実装され、スループットやレイテンシーなどのタイミング特性が見えやすいことが理由である。一方、マイコン部では Linux オペレーティングシステム (Linux) を実行することを想定しており、マイコン部に接続された DDR (Double Data Rate) 3 メモリが OS 展開用に使用される。その OS 上でコミュニケーションサーバを滞在させ、FPGA 部に実装された機能の起動停止などの指令、パラメタ変更および状態のモニタをネットワーク経由で可能にする。

上記に加えて、本ボードは 1GB DDR3 をユーザーメモリとして搭載している。J-PARC MR のような比較的遅い繰り返し周期（最短で 2.48 秒）のシンクロトロン加速器では、自由に使え




図 68: J-PARC MR 主電磁石電源のデジタルコントロールシステム。




図 69: 開発した SOC FPGA Board のブロック図。

る大容量のメモリ領域は非常に有用である。シンクロトン加速器では、粒子加速の進行と同期して、種々の機器の状態を変化させる必要がある。例えば、偏向、四極および六極磁石のような主電磁石に流す電流は粒子の運動量と比例関係を保つように制御しなければならない。したがって、主電磁石電源の制御システムが格納しなければならない電流基準値は一つではなく数のテーブルとなる。さらに、J-PARC MR のよ




図 70: 開発した SOC FPGA Board の写真。

うな大強度加速器ではより高精度の電流制御が要求されるため電流偏差を繰り返し補正することになるが、この補正值も一つではなくテーブルとなる。例として、J-PARC MR の偏向電磁石電源での電流基準テーブルおよび補正值テーブルは分解能 20 ビット、更新レート 100 kSPs で最大 6 秒間必要であり、各テーブルあたり 1.5 MB となる。以上が大容量ユーザーメモリが有用な理由である。

## 10 終わりに

本教科書では、読者が電源回路を最短で設計できるように基礎から駆け足で議論を進めてきた。私が基礎を勉強することの重要性を主張するのは自らの経験による。例えば、2011 年度は震災からの復旧作業のため加速器運転に関する業務が全くなく、自分の時間を勉強に存分に充てることができた。さらにその時期は J-PARC MR 新電磁石電源の開発アクティビティの立ち上げということで、実際の半導体素子や KEK の古い電磁石などを用いた実験も行うことができた。この教科書の大部分の知識はこの一年間で身に付いたといっても過言ではない。そして、デジタル制御装置を我々のグループの設計品として支給することで、J-PARC MR 新電磁石電源の製造に参入できるメーカーの幅を広げ、製造途中の 2018 年現在ですでに億単位のコストダウンを実現している<sup>11</sup>。これから見ても基礎からきっちり勉強することの有用性は明らかであろう。

これを読んで自分たちもやってみようと思う人がでてくることは非常にうれしいが、一言及しなければならないことは、制御装置をメーカーに支給している以上、性能の責任をメーカーに問うことはできないということである。した

がって、我々グループが発注する電源には性能は仕様に含まれていないし、工場試験の一部や現地試験は我々グループ員も参加する。これにより、新しい電源の実現にかかる時間を短縮することもできたと思っている。時間がかかりすぎている案件は、非常に抽象性の高いアイデアのみを研究者側が出し、メーカーがその具象化と性能保証まで負うケースが多いように見受けられる。しかし、制御装置は加速器電源特有の高精度電流制御だけでなく、受電電力制御やインターロック処理など、電源回路自体の動作や安全性に関わる部分も含まれるので、その部分の知識や責任を持たなければならないハードルがある。この教科書はそのハードルをいくらか下げる役割を果たすだろう。

最後にこの教科書の基となっている J-PARC MR 主電源グループの活動は到底、私一人で成し得ることではなく<sup>12</sup>、さまざまな人からサポートを受けてきたので、その感謝の意を表したい。特にグループ員の森田裕一さん、下川哲司さん、佐川隆さん、三浦一喜さん、内藤大地さんのサポートはグループリーダーの私が不要なのではないかと思うほど強力である。また、先に述べた 2011 年度の開発立ち上げの際には、小関国夫さんから、電源回路に対する考え方の基礎を学ぶことができた。J-PARC 加速器担当の研究主幹である小関忠さんと内藤富士夫さんには、まだ若い私を信頼しグループリーダーに据えて頂いたことに感謝している。その他、J-PARC シスコミグループ、安全担当およびコミッションンググループには、電源の据え付け配線、安全設計およびビーム試験においていつも助力を頂いている。

<sup>11</sup>KEK が何も設計できなかった時の見積もりに比べて

<sup>12</sup>実は 30 才を少し超えるぐらいまでは、自分一人で行くと思っていたので、若い人はそういうのもいいかもしれません。




図 71: 三相交流のデジタル PLL

## A システム同期

第 5.3 章で述べた三相 AC/DC コンバータの制御は  $DQ$  変換および逆変換を含んでいた。再度、 $DQ$  変換の定義を書き下しておく。

$$\begin{pmatrix} D \\ Q \end{pmatrix} = \frac{\sqrt{2}}{\sqrt{3}} \begin{pmatrix} \sin \phi & \sin(\phi - \frac{2\pi}{3}) & \sin(\phi + \frac{2\pi}{3}) \\ -\cos \phi & -\cos(\phi - \frac{2\pi}{3}) & -\cos(\phi + \frac{2\pi}{3}) \end{pmatrix} \times \begin{pmatrix} U \\ V \\ W \end{pmatrix} \quad (48)$$

ここで系統電圧の位相  $\phi$  を含んでいることに注目されたい。本章ではこの位相を測定する方法の一つとして PLL(Phase Lock Loop) 法を紹介する。PLL 法では実際の位相を指令値  $\phi_{ref}$  として、自分で生成する位相信号  $\phi$  との差分  $\Delta\phi = \phi_{ref} - \phi$  が 0 になるように自分の位相信号を変調させる。ここでは、デジタル回路上で「位相信号をどのように作るか」および「差分をどのように作るか」の二つを考えよう。図 71 が J-PARC MR 新主電磁石電源の FPGA に実装したシステム同期回路である。位相信号は FPGA 内に実装したカウンターとした。カウンターの更新周期を  $T_s$ 、系統の周波数  $f (=50 \text{ Hz})$  とすると、1 カウント当たり  $2\pi f T_s$  増えるカウンターを作ればよい。また、この増分  $2\pi f T_s$  を差分  $\Delta\phi = \phi_{ref} - \phi$  ( $\times$

補償器) により変調させることでフィードバックループを完成できる。次に差分  $\Delta\phi$  をどのように得るかを述べる。まず、測定した三相系統電圧を

$$\begin{aligned} v_u &= \frac{\sqrt{2}}{\sqrt{3}} V_{rms} \sin(\phi_{ref}), \\ v_v &= \frac{\sqrt{2}}{\sqrt{3}} V_{rms} \sin(\phi_{ref} - \frac{2}{3}\pi), \\ v_w &= \frac{\sqrt{2}}{\sqrt{3}} V_{rms} \sin(\phi_{ref} + \frac{2}{3}\pi) \end{aligned} \quad (49)$$

として、 $\sin \phi_{ref}$  と  $-\cos \phi_{ref}$  を以下のように得る。

$$\begin{pmatrix} \sin \phi_{ref} \\ -\cos \phi_{ref} \end{pmatrix} = \sqrt{\frac{2}{3}} \frac{1}{V_{rms}} \begin{pmatrix} 1 & -\frac{1}{2} & -\frac{1}{2} \\ 0 & \frac{\sqrt{3}}{2} & -\frac{\sqrt{3}}{2} \end{pmatrix} \times \begin{pmatrix} v_u \\ v_v \\ v_w \end{pmatrix} \quad (50)$$

次に、自分で生成する位相信号 (カウンタ) を  $\phi$  として、以下の計算により  $\Delta\phi = \phi_{ref} - \phi$  を得る。

$$\begin{aligned} \Delta\phi &= \phi_{ref} - \phi \sim \sin(\phi_{ref} - \phi) \\ &= \sin \phi_{ref} \cos \phi - \cos \phi_{ref} \sin \phi. \end{aligned} \quad (51)$$

なお、図 71 内の  $\sin$  と  $\cos$  を計算するところで、サンプリング周波数を大幅に上げているのは、三角関数を和差算とビットシフトのみの反復的な計算で得る手法 (CORDIC) を使用しているからである。この PLL 法を使えば、計測する三相系統電圧の振幅の誤差  $\delta$  が、 $(1 + \delta)\Delta\phi$  という形でのみ現れ、フィードバックゲインをわずかに変えるだけで位相の測定にほとんど影響しない。



## 参考文献

- [1] Y. Morita, et al., Capacitor bank of power supply for J-PARC MR main magnets, Nucl. Instrum. Meth. A901 (2018) 156–163. doi:10.1016/j.nima.2018.06.002.
- [2] Y. Kurimoto, et al., Precise Current Control in Accelerator Magnets with a Digital Feedback System, IEEE Transactions on Nuclear Science 61 (1) (2014) 546–552. doi:10.1109/TNS.2013.2293024.
- [3] T. Shimogawa, et al., First new power supply of main magnet for J-PARC main ring upgrade, in: Proceedings of the 14th Annual Meeting of Particle Accelerator Society of Japan, Hokkaido, Japan, 2017.
- [4] Y. Kurimoto, K. Nakamura, Development and applications of a multi-purpose digital controller with a System-on-Chip FPGA for accelerators, Nuclear Instruments and Methods in Physics Research A 840 (2016) 160–167. doi:10.1016/j.nima.2016.10.009.